當(dāng)更多的中斷出現(xiàn)時，優(yōu)先權(quán)較低之中斷的延時隨固定性的下降而增加。一個50 周期的任務(wù)可能多次被中斷，并最終需要數(shù)百乃至數(shù)千個周期來完成。這一點(diǎn)十分重要，因為并非所有的中斷都具有高優(yōu)先權(quán)，一切都是相對性的。

　　固定性直接影響到響應(yīng)性、可靠性和精度。當(dāng)開發(fā)人員確切知道延時是50或500個周期，便可以在處理時可將之考慮在內(nèi)。不過，如果延時介于50到500個周期之間，即便是最優(yōu)秀的開發(fā)人員，所能做的也不過是假設(shè)一個典型延時（如200個周期）數(shù)值，然后把所有的偏離視為誤差。此外，最壞的延時情況有可能出現(xiàn)在瀕臨實時期限的極值，威脅到系統(tǒng)的可靠性。

　　通過DMA控制器和事件系統(tǒng)來減少同時發(fā)生的中斷（即便是低頻中斷），可以大大提高系統(tǒng)的固定性并減小延時，而更高的固定性還有助于精度等其它重要因素的提升。

　　
獲得更高的精度

　　下面以一個電源管理任務(wù)在驅(qū)動電機(jī)等大負(fù)載時實現(xiàn)交流電源效率的最大化為例，來說明固定性如何影響精度。因為大部分可用能量都在電壓處于峰值并與電流同相時供應(yīng)，所以這時系統(tǒng)的電流消耗量應(yīng)該最大。反之，電壓越接近零（即過零點(diǎn)），可用電能就越少，而效率也越低。利用功率因數(shù)校正（PFC），通過接入和斷開大電容，調(diào)節(jié)負(fù)載保持交流電流和電壓同相，便可以提高功效。

　　比較器一般用于過零檢測，當(dāng)電壓下降至設(shè)定閾值以下或上升至閾值以上時，比較器便會接通。相對于使用比較器觸發(fā)中斷并驅(qū)使CPU開關(guān)電容的情況，事件系統(tǒng)可以把比較器事件直接發(fā)送到定時器/計數(shù)器輸出，無需CPU干預(yù)即可控制開關(guān)。

　　低優(yōu)先權(quán)任務(wù)（如PFC）的中斷延時可能需要數(shù)千個周期，而具體延時取決于有多少個優(yōu)先權(quán)更高的中斷同時發(fā)生。延時較大意味著電容會晚于最佳時刻開關(guān)，這會顯著降低總體效率。相比之下，事件路由的延時最多兩個周期。

　　當(dāng)把上面的數(shù)字跟微控制器的時鐘頻率一同考慮時，便會發(fā)現(xiàn)如果微控制器的時鐘頻率為 32MHz，一個雙周期延時所引入的誤差其實微不足道（2/32M）；而數(shù)千個周期的延時則可能大大影響高頻任務(wù)（它們本身也需要每隔數(shù)千周期才會被處理）的精度。值得注意的是，若中斷是由優(yōu)先權(quán)較高的任務(wù)發(fā)出的，該延時可能降至50個周期左右。不過，這樣一來會導(dǎo)致根據(jù)精度要求而不是根據(jù)系統(tǒng)功能的重要性來分配優(yōu)先權(quán)，而且這只是把缺乏固定性引起的誤差轉(zhuǎn)移給了其它任務(wù)而已。

　　更高的精度在產(chǎn)生信號時也起著關(guān)鍵的作用，這里所指的并非單純的信號采樣。以創(chuàng)建100kHz波形為例，利用中斷，波形的精度將受相對于信號速率的可變延時的影響，并根據(jù)任務(wù)切換和已堆積的其它中斷數(shù)量而變得稍慢或稍快。注意，當(dāng)波形平均而言準(zhǔn)確時，在許多情況下，影響只來自是兩個連續(xù)樣本之間的相對差異。

　　
高頻信號處理

　　在大量嵌入式應(yīng)用中，信號產(chǎn)生成為了一個越來越普遍的任務(wù)。信號用于產(chǎn)生聲音、管理電壓轉(zhuǎn)換調(diào)節(jié)器、控制工業(yè)應(yīng)用中的致動器，以及實現(xiàn)無數(shù)其它功能。信號的頻率越高，采用中斷時CPU上的負(fù)荷就越大，其他任務(wù)延時增加的可能性也越高。

　　對于發(fā)生頻率較高的事件而言，CPU負(fù)荷是一大考慮因素。例如，高速傳感器必須在下一個樣本準(zhǔn)備好之前進(jìn)行采樣，以防丟失數(shù)據(jù)。以一個流量計多軸定位系統(tǒng)或一個擁有每秒采集200萬個樣本采樣速度的快速精確測量能力的儀表系統(tǒng)為例，單是采集樣本，每秒便消耗了數(shù)十到數(shù)億個周期。而若采用一個事件系統(tǒng)和DMA控制器，所有這些周期都可從CPU卸載，而且這些樣本還會被實際處理，而不是簡單地緩存。即使只是一個僅需要50個周期來完成、需要任務(wù)切換支出的簡單任務(wù)，也能夠從CPU卸載一億個周期。鑒于這個原因，許多系統(tǒng)都使用獨(dú)立的微控制器來管理各個高頻傳感器或電機(jī)。

對于頻率較高的任務(wù)，事件系統(tǒng)和DMA控制器還能夠?qū)崿F(xiàn)以下事項：

　　? 精確的時間戳（(TIme-stamping)：為采樣加上時間戳讓開發(fā)人員能夠使信號更好地與外部事件同步。在雙周期延時的情況下，時間戳遠(yuǎn)比標(biāo)注中斷更精確，并可省去后者達(dá)數(shù)千個周期的延時。

　　? 過度采樣：提高傳感器分辨率的其中一個方法是過度采樣。譬如，把計數(shù)器除以16，可以使采樣樣本數(shù)目增加到16倍，從而提高傳感器的總體精度。由于CPU 沒有直接參與樣本的采集和存儲，故有可能出現(xiàn)過度采樣，而無太多懲罰。

　　? 動態(tài)頻率：某些應(yīng)用只在某些時間或特定工作條件下才需要較高的感測精度。例如，水表在水流速度快速變化時，采樣頻率會較高；而在流量被切斷或流速穩(wěn)定時，又回復(fù)正常頻率。采樣頻率不但易于調(diào)節(jié)，而且還不會影響即時響應(yīng)能力。

　　? 降低堆棧大?。簻p少并行中斷數(shù)目的另一個好處是能夠維持較小的堆棧。由于每一個中斷都必須通過在堆棧中增加數(shù)十個寄存器來執(zhí)行環(huán)境信息保存，因此消除了好幾個環(huán)境保存層，顯著減低所需堆棧的大小，這將讓應(yīng)用能夠使用更少的RAM存儲器。

　　? 抗擴(kuò)展能力：鑒于不同微控制器支持的外設(shè)數(shù)目不同，同一應(yīng)用的中斷數(shù)目可能隨產(chǎn)品價格而各有不同。即便使用同一個微控制器系列，支持更多功能的較高端系統(tǒng)會有更多的中斷，降低了總體固定性。因此，把設(shè)計移植到集成度更高的微控制器，可能會影響信號延時乃至采樣和輸出的精度。

　　? 實現(xiàn)簡易軟件改變：由于事件處理減少了CPU干預(yù)，所以系統(tǒng)可在不會影響實時響應(yīng)的情況下實現(xiàn)軟件改變。即便需要更多的CPU時間來處理額外的功能，事件處理和響應(yīng)時間也將完全相同。否則，就很難在產(chǎn)品使用壽命期間為即時應(yīng)用實現(xiàn)軟件的改變。

　　
自主控制

　　一個嵌入式微控制器可能要執(zhí)行無數(shù)個任務(wù)來降低功耗、提高精度以及改善用戶體驗，而許多這類任務(wù)只不過是監(jiān)控或是檢測單個數(shù)值。例如電池監(jiān)控器進(jìn)行監(jiān)測，直至電壓降至某個數(shù)值以下。然后，系統(tǒng)就觸發(fā)關(guān)斷操作，在仍有足夠電量時保存應(yīng)用數(shù)據(jù)。

　　提升用戶體驗常常是許多消費(fèi)類產(chǎn)品的主要賣點(diǎn)。例如，事件系統(tǒng)能夠加快系統(tǒng)對喚醒按鍵或外設(shè)輸入的響應(yīng)速度，在兩個周期內(nèi)就可以做出反應(yīng)。如果與采用中斷的響應(yīng)性比較，由于中斷需要系統(tǒng)返回到工作模式，因此就降低了能效?；谶@個原因，開發(fā)人員常常延長定時器的時間間隔，以致降低了響應(yīng)性。

　　若利用中斷，對于CPU處理能力而言，執(zhí)行這類任務(wù)的成本太高，而且會增加延時，降低固定性。而采用事件系統(tǒng)和DMA控制器，開發(fā)人員就能夠避免CPU執(zhí)行這些功能。這不僅可減少系統(tǒng)必須管理的中斷數(shù)量，而且還能簡化任務(wù)的實現(xiàn)和管理。

　　例如，在一個在特殊工作條件下向用戶發(fā)出警示信息的應(yīng)用中，預(yù)先設(shè)置的聲音文件可以存儲在緩存中，再利用DMA通過適當(dāng)?shù)耐庠O(shè)饋入到揚(yáng)聲器，而利用定時器，事件系統(tǒng)就可以確保44,056KHz的準(zhǔn)確數(shù)據(jù)率。此外還有一個額外的好處，因為頻率準(zhǔn)確且穩(wěn)定，聲音保真度也得以提高。從性能角度來看，只要配置了DMA和事件系統(tǒng)，CPU就完全不用干預(yù)播放任務(wù)了。

　　說這些任務(wù)變得更“自由”可能顯得有點(diǎn)夸張。不過，以這種方式執(zhí)行這些任務(wù)，的確使其能夠適用于更寬范圍的應(yīng)用。協(xié)處理器、DMA控制器和事件系統(tǒng)的結(jié)合能夠釋放控制器，讓它只進(jìn)行信號處理，而不必把大部分資源消耗在信號的周期密集型采集工作上。因此，CPU得以保存大部分處理能力進(jìn)行信號處理。這樣一來，就可以利用單個控制器管理多個高頻任務(wù)。這也簡化了系統(tǒng)設(shè)計，使用戶能夠以更低的成本在單個微控制器上執(zhí)行更多任務(wù)，更容易實現(xiàn)多個信號之間的互連性，并提高能效。

　　對許多應(yīng)用來說，能否支持多個任務(wù)可成為一項重要的產(chǎn)品差異化指標(biāo)。例如，采用了DMA控制器和事件系統(tǒng)的電機(jī)控制應(yīng)用，就能夠使微控制器釋放出足夠的資源，使開發(fā)人員能夠以在不增加系統(tǒng)材料成本的條件下實現(xiàn)PFC等先進(jìn)功能。

　　除了通過卸載中斷來提高微控制器的性能和能力之外，事件系統(tǒng)還能夠把功耗最低降至 1/7（具體數(shù)字取決于應(yīng)用）。表2所示為一個需要每秒120萬周期的應(yīng)用的功率相關(guān)數(shù)據(jù)。在12MHz時，微控制器只有10%的時間在工作模式下，其余時間都處于待機(jī)模式。執(zhí)行DMA控制器和事件系統(tǒng)可以卸載大量CPU每秒必須執(zhí)行的周期數(shù)，使微控制器進(jìn)入閑置或睡眠模式。鑒于工作模式下的耗電量遠(yuǎn)大于閑置睡眠模式下的，就算工作模式只出現(xiàn)少許百分比變化，所能節(jié)省的功率也可以是相當(dāng)可觀的。

表2 一個需要每秒120萬周期的應(yīng)用的功率相關(guān)數(shù)據(jù)

　　
總結(jié)

　　架構(gòu)方面的改進(jìn)提高了CPU的總體能力，使得嵌入式微控制器系統(tǒng)性能不斷提升。協(xié)處理器能夠從CPU卸載已詳細(xì)定義的計算密集型任務(wù)，DMA控制器可把整個系統(tǒng)的數(shù)據(jù)移動任務(wù)從CPU中解放出來，而事件系統(tǒng)可解決有關(guān)多個由頻率觸發(fā)中斷的瓶頸問題。通過減少系統(tǒng)必須處理的并行中斷的數(shù)目，開發(fā)人員能夠提高系統(tǒng)固定性，從而降低延時，提高信號的分辨率和精度，改善穩(wěn)定性和可預(yù)測性，并增強(qiáng)系統(tǒng)可靠性。這樣一來，設(shè)計人員不但使用單個微處理器就能夠執(zhí)行以往需要多個微控制器才能完成的工作，而且還可降低系統(tǒng)的成本和功耗。