?。樱幔恚螅酰睿绻就瞥龅幕?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/ＡＲＭ９２０Ｔ">ＡＲＭ９２０Ｔ內(nèi)核的１６／３２位ＲＩＳＣ微處理器Ｓ３Ｃ２４１０，為手持設(shè)備和一般類型應用提供了低價格、低功耗、高性能小型微控制器的解決方案。為了降低整個系統(tǒng)的成本，Ｓ３Ｃ２４１０提供了豐富的內(nèi)部設(shè)備。其中加強的ＡＲＭ體系結(jié)構(gòu)ＭＭＵ用于支持ＷｉｎＣＥ，ＥＰＯＣ３２和Ｌｉｎｕｘ。隨著技術(shù)的進步和發(fā)展，電子產(chǎn)品的功能日益強大，而嵌入式操作系統(tǒng)可以有效地管理各項功能，并且能夠縮短產(chǎn)品開發(fā)周期，因此將微處理器與嵌入式操作系統(tǒng)進行聯(lián)合開發(fā)成為一種趨勢，然而微處理器的片內(nèi)存儲資源有限，若要進行嵌入式系統(tǒng)的移植，必須擴展其存儲系統(tǒng)。對于嵌入式系統(tǒng)的開發(fā)人員來說，深入理解其存儲系統(tǒng)原理和有效地管理存儲系統(tǒng)對正確高效地設(shè)計嵌入式系統(tǒng)的硬件和底層軟件編程具有重要的意義［１］。

　?。薄。樱常茫玻矗保暗膶ぶ吩?/P>

　　ＡＲＭ９２０Ｔ內(nèi)核提供了３２位的地址總線，可以訪問４Ｇ（２３２）的線性地址空間，而Ｓ３Ｃ２４１０的內(nèi)部地址總線是３０ｂｉｔ（ＨＡＤＤＲ［２９：０］），能夠訪問的最大外部地址空間是２３０，即１Ｇ的地址空間０ｘ００００００００～０ｘ３ＦＦＦＦＦＦＦＦ，可見Ｓ３Ｃ２４１０僅利用了ＡＲＭ９２０Ｔ的３２位地址總線的低３０位，并且是一一對應相連的［１］。由表１可知Ｓ３Ｃ２４１０將１Ｇ的外部地址空間分成了８個存儲器組，每個組的大小為１２８Ｍ，其中６個用于ＲＯＭ、ＳＲＡＭ等存儲器，２個用于ＲＯＭ、ＳＲＡＭ、ＳＤＲＡＭ等存儲器?；谛酒w積及成本的考慮，當Ｓ３Ｃ２４１０對外尋址時，采用了部分譯碼的方式，即低位地址線用于外圍存儲器的片內(nèi)尋址，而高位地址線用于外圍存儲器的片外尋址。如表１所示，由于每個存儲器組的起始地址及空間大小固定，對于系統(tǒng)要訪問的任意外部地址，Ｓ３Ｃ２４１０可以方便地利用內(nèi)部地址總線的高３位ＨＡＤＤＲ［２９：２７］來選擇該地址屬于哪一個存儲器組（Ｂａｎｋ），從而激活相應的Ｂａｎｋ選擇信號，并且使用外部地址總線Ａ［２６：０］來實現(xiàn)相應Ｂａｎｋ的內(nèi)部尋址，尋址范圍為１２８Ｍ（２２７），從而使得其外圍地址訪問空間為１ＧＢ（１２８ＭＢ×８）。Ｓ３Ｃ２４１０正是通過這種機制來完成外部地址空間的尋址全過程。

　　　Ｓ３Ｃ２４１０訪問ＳＤＲＡＭ地址空間的過程比較難理解，這主要和ＳＤＲＡＭ的存儲結(jié)構(gòu)有關(guān)。為了更深入地理解其尋址機制，筆者以ＳＤＲＡＭ芯片ＨＹ５７Ｖ５６１６２０Ｂ（３２ＭＢ）為例進行詳細地說明。該芯片的內(nèi)部存儲結(jié)構(gòu)是４Ｂａｎｋｓ×４Ｍ×１６Ｂｉｔ，即共有４個Ｂａｎｋ，每個Ｂａｎｋ中有４Ｍ個半字（１６Ｂｉｔ）。Ｂａｎｋ地址可以通過ＢＡ［１：０］與地址總線的高位相連來確定，具體ＢＡ［１：０］與哪個地址位相連，不同的ＳＤＲＡＭ存儲系統(tǒng)有不同的方案，詳見參考文獻［３］。而每個Ｂａｎｋ中的存儲單元由行地址和列地址來唯一標識［１］，該芯片通過行地址鎖存引腳ｎＲＡＳ和列地址鎖存引腳ｎＣＡＳ分別與Ｓ３Ｃ２４１０的引腳ｎＳＲＡＳ（ＳＤＲＡＭ行地址選通信號）和ｎＳＣＡＳ（ＳＤＲＡＭ列地址選通信號）連接，從地址總線獲得行地址和列地址。而且列地址的位數(shù)可以在ＢＡＮＫＣＯＮｎ（ｎ＝６，７）的中的ＳＣＡＮ——ＢＡＮＫＣＯＮｎ?。郏保海埃輥砼渲茫埃埃剑福猓椋?，０１＝９－ｂｉｔ，１０＝１０－ｂｉｔ，其復位值為００，即８ｂｉｔ。

　　在實際工作中，如圖１所示，在第３個總線時鐘，ｎＳＣＳ為低電平，表示ＳＤＲＡＭ被選中，并且地址線的Ｂａｎｋ地址與相應的行地址同時發(fā)出，這個命令稱之為“行有效”或“行激活”（Ｒｏｗ　Ａｃｔｉｖｅ）。此時ＳＤＲＡＭ將行地址鎖存（ｎＳＲＡＳ有效），但還沒有執(zhí)行寫命令（ｎＷＥ為高電平），因為沒有列地址（ｎＳＣＡＳ為高電平），存儲單元無法確定。經(jīng)過Ｔｒｃｄ（ＲＡＳ至ＣＡＳ延遲）后，ＳＤＲＡＭ再次被選中（ｎＳＣＳ為低電平），此時ｎＳＣＡＳ為低電平，指示ＳＤＲＡＭ此時地址線上的地址為列地址，同時ｎＷＥ有效，寫操作被執(zhí)行?？梢姲l(fā)送列地址尋址命令與具體的操作命令（是讀還是寫），這兩個命令也是同時發(fā)出的，所以一般都會以“讀／寫命令”來表示列尋址，相關(guān)的列地址被選中之后，將會觸發(fā)數(shù)據(jù)傳輸。至此，Ｓ３Ｃ２４１０對ＳＤＲＡＭ的尋址就完成了?？梢姡樱常茫玻矗保皩⒌刂房偩€上的地址分成行地址和列地址并分開傳輸給ＳＤＲＡＭ。基于上述的尋址機制，由ＢＡ［１：０］和１２根地址線就可以尋址３２Ｍ或更大的地址空間了。

　　圖?。薄。樱常茫玻矗保啊。樱模遥粒蜁r序圖

　　２　存儲器控制器和相關(guān)引腳介紹

　?。玻奔拇嫫鹘榻B

　?。樱常茫玻矗保按鎯ζ骺刂破髦饕校嚎偩€帶寬和等待控制寄存器（ＢＷＳＣＯＮ）；總線控制寄存器（ＢＡＮＫＣＯＮＮ：ｎＧＣＳ０－ｎＧＣＳ５）；ＢＡＮＫ控制寄存器（ＢＡＮＫＣＯＮｎ：ｎＧＣＳ６－ｎＧＣＳ７）；刷新控制寄存器（ＲＥＦＲＥＳＨ）；ＢＡＮＫＳＩＺＥ寄存器；ＳＤＲＡＭ模式寄存器集寄存器（ＭＲＳＲ）等，詳情請見參考文獻［３］。

　?。玻蚕嚓P(guān)引腳

　　Ｓ３Ｃ２４１０提供了相關(guān)的引腳來控制存儲器訪問：

　　組選擇信號：ｎＧＣＳ０－ｎＧＣＳ５，ｎＧＣＳ６（ｎＳＣＳ０），ｎＧＣＳ７（ｎＳＣＳ１）引腳用來選擇相應的存儲器組。

　　訪問控制信號：為了實現(xiàn)ＡＲＭ存儲器訪問指令ＬＤＲ／ＳＴＲ字節(jié)、半字和字訪問的三種方式，在Ｓ３Ｃ２４１０的存儲器組中，除了Ｂａｎｋ０以外的所有地址空間都可以通過編程設(shè)置為８位、１６位或３２位對準訪問，Ｂａｎｋ０可以設(shè)置為１６位或３２位。引腳ｎＷＢＥ［３：０］（寫字節(jié)使能）實現(xiàn)８ｂｉｔ　ＲＯＭ芯片組的三種訪問方式，或者ＳＲＡＭ不使用ＵＢ／ＬＢ（在ＢＷＳＣＯＮ中設(shè)置）的情況下，與ＵＢ／ＬＢ連接。引腳ｎＢＥ［３：０］（在使用ＳＲＡＭ情況下的字節(jié)允許信號）在ＳＲＡＭ使用ＵＢ／ＬＢ（是否使用可在ＢＷＳＣＯＮ中設(shè)置）的情況下與ＵＢ／ＬＢ連接。ＤＱＭ［３：０］（ＳＤＲＡＭ數(shù)據(jù)屏蔽信號）引腳實現(xiàn)對ＳＤＲＡＭ的三種訪問。還有ｎＷＡＩＴ、ｎＸＢＲＥＱ／ｎＸＢＡＣＫ引腳。