4.2 FPGA對(duì)PCI界面控制

　　通過使用FPGA對(duì)PCI總線界面邏輯控制實(shí)現(xiàn)PCI界面芯片PCI9054與本地總線之間數(shù)據(jù)通信。設(shè)計(jì)采用DMA方式作為PCI9054本地總線端的傳輸方式，并將操作模式配置為C模式。DMA傳輸方式即使用PCI9054芯片內(nèi)部DMA控制器來實(shí)現(xiàn)PCI總線與本地總線之間數(shù)據(jù)傳輸。通過上位機(jī)軟件設(shè)置芯片工作方式和參數(shù)，從而確定數(shù)據(jù)傳輸要求，直接利用芯片內(nèi)DAM控制器啟動(dòng)傳輸工作對(duì)PCI總線和本地總線之間讀寫進(jìn)行操作，節(jié)省了占有計(jì)算機(jī)CUP從而加快傳輸速率。

　　5.測(cè)試結(jié)果

　　通過對(duì)采集信號(hào)測(cè)試，可以看到原始包含噪聲的信號(hào)如圖2所示，對(duì)信號(hào)進(jìn)行不同累加取平均的結(jié)果如圖3和4所示。通過分析可得當(dāng)提供累加次數(shù)可改善信號(hào)的信噪比。

　　6.小結(jié)

　　本文提出了一種基于PCI總線的微弱數(shù)據(jù)信號(hào)采集電路設(shè)計(jì)方案， 方案中設(shè)計(jì)了基于PCI總線的數(shù)采系統(tǒng)對(duì)微弱信號(hào)進(jìn)行檢測(cè)處理，實(shí)現(xiàn)數(shù)據(jù)采集系統(tǒng)的實(shí)時(shí)傳輸。設(shè)計(jì)選用高速AD轉(zhuǎn)換芯片AD9246采樣，選用差分方式有效抑制噪聲影響。通過對(duì)采集信號(hào)源測(cè)試分析，可以對(duì)信號(hào)進(jìn)行可靠實(shí)時(shí)的傳輸，從而證實(shí)本方案的可行性。