通過SS 管腳設(shè)置軟啟動(dòng)開關(guān)鎖的控制時(shí)序圖如圖8 所示。

圖8 軟開關(guān)控制啟動(dòng)時(shí)序圖

　　2.3 FPGA 可編程控制模塊的設(shè)計(jì)

　　FPGA 采用的是高速串行接口通訊， 和傳統(tǒng)的并行接口相比，串行通訊能提供更大的帶寬、更遠(yuǎn)的距離、更低的成本和更高的擴(kuò)展能力。

　　在設(shè)計(jì)FPGA對(duì)LT3599 的控制功能時(shí)，充分利用其內(nèi)部可進(jìn)行靈活設(shè)計(jì)的特性。首先檢測(cè)視屏驅(qū)動(dòng)板輸出給顯示屏的視頻信號(hào)，識(shí)別出非標(biāo)準(zhǔn)信號(hào)，必要時(shí)FPGA 內(nèi)部產(chǎn)生標(biāo)準(zhǔn)視屏信號(hào)，然后對(duì)行場(chǎng)同步信號(hào)進(jìn)行數(shù)字濾波、時(shí)鐘鎖相，解決因長(zhǎng)距離傳輸導(dǎo)致信號(hào)出現(xiàn)衰減失真以及電磁干擾等現(xiàn)象，再將RGB 信號(hào)按照預(yù)定的曲線進(jìn)行Gamma 和對(duì)比度調(diào)節(jié)。

　　在進(jìn)行視屏信號(hào)檢測(cè)時(shí)， 用板卡上的系統(tǒng)時(shí)鐘對(duì)輸入HS、VS 等信號(hào)的上升沿或下降沿進(jìn)行計(jì)數(shù)，如果在設(shè)定時(shí)間內(nèi)檢測(cè)到邊沿次數(shù)大于某一個(gè)限值則表示有信號(hào)輸入，否則為無信號(hào)輸入。這種方法輸入信號(hào)的格式范圍寬、可實(shí)現(xiàn)性強(qiáng)。

　　在進(jìn)行Gamma、對(duì)比度調(diào)節(jié)時(shí)，F(xiàn)PGA 采用的是通過PC機(jī)查表方式，即對(duì)每一個(gè)輸入給出一個(gè)確切的輸出值，此值預(yù)先根據(jù)一定的算法計(jì)算好、使用C 語言程序編程設(shè)定，然后將相關(guān)數(shù)據(jù)加到FPGA 工程代碼中。通過預(yù)先設(shè)定好的通信方式， 在需要進(jìn)行調(diào)整時(shí)， 將要調(diào)整到的信息發(fā)送給FPGA，F(xiàn)PGA 根據(jù)設(shè)定好的等級(jí)選擇輸出不同的值， 以完成相應(yīng)的調(diào)整功能。

　　數(shù)字濾波采用的是對(duì)FPGA 內(nèi)部的電平調(diào)節(jié)的方式，因?yàn)镠S、VS 等信號(hào)上出現(xiàn)的不正常電磁干擾信號(hào)一般脈寬很窄，而HS、VS、DE 的脈寬較寬，因此，只要能夠消除非正常脈沖，就可以保證畫面穩(wěn)定正常顯示。關(guān)于數(shù)字濾波解決EMC電磁干擾的時(shí)序圖如圖9 所示。

圖9 數(shù)字濾波時(shí)序圖

　　2.4 LED 燈組

　　由于LED 的亮度是由通過其內(nèi)部的電流決定的，因此進(jìn)行LED 燈布局時(shí)， 一方面要考慮到整個(gè)液晶屏的亮度均勻性，另一方面要減小電路微小電壓波動(dòng)給LED 燈亮度帶來的影響。對(duì)于普通中小尺寸的液晶屏，由于背光源大都用的是側(cè)光式，LED 燈組可采用串聯(lián)和并聯(lián)相結(jié)合的方式。對(duì)于大尺寸液晶屏來說背光源一般采用直下式，為了提高亮度均勻性、減輕顯示器重量，LED 燈組還可采用正三角陣列布局，能更好地實(shí)現(xiàn)對(duì)LED 燈的保護(hù)且提高亮度的均勻性。

　　3 結(jié)束語

　　本文所介紹的LED 背光驅(qū)動(dòng)電路， 其電路效率可達(dá)90%以上。該電路設(shè)計(jì)上各相關(guān)參數(shù)都可以精確計(jì)算和控制，電路的保護(hù)措施齊全、控制效果好、抗干擾能力強(qiáng)，并且可以根據(jù)所需背光亮度和屏的大小靈活組合使用。經(jīng)試驗(yàn)以及使用測(cè)試驗(yàn)證，是一款較理想的驅(qū)動(dòng)控制電路。