一種以CPLD為核心處理電路的數字電壓表設計
加入技術交流群
設計了基于CPLD的數字電壓表，采用CPLD器件作為核心處理電路，用單片機進行控制，能較好地減小外界干擾，提高分辨率。該數字電壓表能夠自動轉換量程，從而可提高數字電壓表的性能。
1 方案論證與比較
雙積分A／D是對輸入取樣電壓和基準電壓進行兩次積分，以獲得與取樣電壓平均值成正比的時間間隔，同時在此時間間隔內，用計數器對CP記數，計數器的輸出結果就是對應的數字量。雙積分A／D有精度高，抗干擾能力強和穩(wěn)定性好的優(yōu)點，但轉換速度較低，因而適用于數字直流電壓表等精度較高而轉換速度要求不高的儀器。設計的系統框圖如圖1所示。為實現該系統功能，可采用以下兩種方案。
1．1 方案一
用J-K觸發(fā)器構成n位二進制異步加法計數器，并采用下降沿觸發(fā)器FF。但因J-K觸發(fā)器數目與顯示精度有關，若顯示精度較高，則所需觸發(fā)器數目較多，需占大量空間，且易受干擾。若2 V檔的最小分辨率為0．1 mV，則有2／(2n-1)=O．1 mV，n≥15，這里取n=16，如圖2所示。
評論