ASIC、FPGA和DSP的應(yīng)用領(lǐng)域呈現(xiàn)相互覆蓋的趨勢，使設(shè)計人員必須在軟件無線電結(jié)構(gòu)設(shè)計中重新考慮器件選擇策略問題。本文從可編程性、集成度、開發(fā)周期、性能和功率五個方面論述了選擇ASIC、FPGA和DSP的重要準(zhǔn)則。

　　軟件無線電(SDR)結(jié)構(gòu)一直被認(rèn)為是基站開發(fā)的靈丹妙藥，而隨著其適應(yīng)新協(xié)議的能力不斷增強(qiáng)，軟件無線電結(jié)構(gòu)已被一些設(shè)計人員視為在單個基礎(chǔ)架構(gòu)設(shè)計中支持多種無線協(xié)議的重要解決方案。

　　直到最近，軟件無線電仍然只是大多數(shù)通信系統(tǒng)設(shè)計人員的規(guī)劃藍(lán)圖而已，但這一局面正迅速得到改觀。隨著3G無線業(yè)務(wù)的日趨臨近，設(shè)計人員又對在基礎(chǔ)架構(gòu)設(shè)計中實現(xiàn)軟件無線電結(jié)構(gòu)產(chǎn)生了濃厚的興趣。

　　實現(xiàn)軟件無線電

　　傳統(tǒng)的無線基礎(chǔ)架構(gòu)設(shè)計可采用ASIC、DSP和FPGA器件的組合加以實現(xiàn)。在這些設(shè)計中，ASIC和FPGA通常負(fù)責(zé)處理高級編碼機(jī)制，如Reed Solomon編碼、Viterbi編碼及Rake接收機(jī)，而DSP則負(fù)責(zé)語音編碼及其他語音處理任務(wù)。

　　在由傳統(tǒng)的無線架構(gòu)設(shè)計轉(zhuǎn)向軟件無線電設(shè)計的過程中，DSP、FPGA和ASIC之間的功能劃分也在發(fā)生變化。ASIC逐漸提供更多的可編程功能，而 DSP和FPGA則開始具備ASIC的傳統(tǒng)處理功能，三者之間的界限正變得日益模糊。因此，當(dāng)設(shè)計人員設(shè)計軟件無線電時，他們發(fā)現(xiàn)已很難劃分ASIC、 DSP和FPGA三者之間的功能界限。

　　現(xiàn)在設(shè)計人員必須耗費相當(dāng)多的精力來權(quán)衡下面一些問題：傳統(tǒng)上由ASIC實現(xiàn)的功能能否由FPGA或 DSP更好地加以實現(xiàn)？或者傳統(tǒng)上由DSP實現(xiàn)的功能是否由FPGA或ASIC實現(xiàn)更為合適？因此問題的核心是如何制訂出正確的選擇準(zhǔn)則并對每種處理方案進(jìn)行有效的評估。

　　準(zhǔn)則選取

　　在選擇任何準(zhǔn)則之前，有必要給出軟件無線電的精確定義。在底板各處，開發(fā)人員可為軟件無線電結(jié)構(gòu)的構(gòu)成給出許多不同的定義，但本文將采用軟件無線電論壇(www.sdRForum.org)的方法，將軟件無線電定義為“在較大頻率范圍內(nèi)，能對目前已有的以及將來會出現(xiàn)的諸多調(diào)制技術(shù)、寬帶及窄帶操作、通信安全功能(如跳頻)和信號波形等的標(biāo)準(zhǔn)要求進(jìn)行軟件控制的無線電”。

　　歷史上，采用單個空間接口標(biāo)準(zhǔn)設(shè)計的噴氣式飛機(jī)中已經(jīng)實現(xiàn)了數(shù)字無線系統(tǒng)，該設(shè)計在考慮成本的基礎(chǔ)上(見圖１)，使用了任意可編程器件對系統(tǒng)進(jìn)行評估。而在軟件無線電中，無線電的每個主要功能器件(包括射頻收發(fā)器)都具備在空中進(jìn)行重配置以支持多種空間接口標(biāo)準(zhǔn)的特性。

　　可重配置特性要求軟件無線電改變設(shè)計人員需要考慮的準(zhǔn)則。由于純處理能力在當(dāng)前的2G無線環(huán)境中占據(jù)主導(dǎo)地位，可編程功能也逐漸成為軟件無線電設(shè)計應(yīng)用的焦點。

　　總之，當(dāng)選擇ASIC、FPGA或DSP時，設(shè)計人員應(yīng)當(dāng)考慮以下5個重要的選擇準(zhǔn)則。1. 可編程性：對于所有的目標(biāo)空間接口標(biāo)準(zhǔn)，器件均能重新配置以執(zhí)行所期望的功能。2. 集成度：在單個器件上集成多項功能，由此減小數(shù)字無線子系統(tǒng)的規(guī)格并降低硬件復(fù)雜度的能力。3. 開發(fā)周期：開發(fā)、實現(xiàn)及測試指定器件的數(shù)字無線功能的時間。4. 性能：器件在要求的時間內(nèi)完成指定功能的能力。5. 功率：器件完成指定功能的功率利用率。

　　上述準(zhǔn)則中的任何一條都會對設(shè)計人員選擇DSP、ASIC或FPGA產(chǎn)生直接影響。