色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

<p id="kh2km"></p>

<p id="kh2km"><code id="kh2km"></code></p>

<option id="kh2km"><font id="kh2km"><dd id="kh2km"></dd></font></option>

新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > DS-SS接收機(jī)全數(shù)字AGC的FPGA實(shí)現(xiàn)

DS-SS接收機(jī)全數(shù)字AGC的FPGA實(shí)現(xiàn)

作者：時(shí)間：2008-12-25 來源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對面交流
  海量資料庫查詢

收藏

　　考慮到噪聲的影響，將新的計(jì)數(shù)值與正常計(jì)數(shù)值之間的差值送入低通濾波器進(jìn)行濾波。低通濾波器的離散方程為：

　　y(n)=α·y(n-1)+(1-α)·x(n) (7)

　　其中，x(n)為低通濾波器的輸入，y(n)為低通濾波器的輸出，α為濾波器系數(shù)。

　　外部AGC控制模塊中的增益ψ用來控制AGC調(diào)整速度。ψ越大，調(diào)整速度越快，但會(huì)導(dǎo)致整個(gè)環(huán)路過沖和振蕩，并導(dǎo)致輸入信號有寄生調(diào)幅；ψ越小，調(diào)整速度越慢，但好處是不會(huì)過沖，并在一定程度上避免了寄生調(diào)幅。

　　低通濾波器的輸出經(jīng)過放大并輸入積分累加器進(jìn)行累加，依據(jù)積分累加器的輸出查找衰減值dB轉(zhuǎn)換表，換算成衰減dB值后控制數(shù)控衰減器進(jìn)行相應(yīng)的衰減。

DS-SS接收機(jī)全數(shù)字AGC的FPGA實(shí)現(xiàn)

上一頁 1 2 3 4 5 6 下一頁

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>

關(guān)鍵詞： AGC FPGA

評論

相關(guān)推薦

LabVIEW 8.20技術(shù)資料大全簡介

資源下載 NI LabVIEW 射頻和通信 FPGA | 2007-12-11

s3c2410+fpga 做視頻無線傳輸

herbertwj | 2004-08-15

利用強(qiáng)大的軟件設(shè)計(jì)工具為FPGA開發(fā)者賦能

嵌入式系統(tǒng) 軟件設(shè)計(jì)工具 FPGA 萊迪思 | 2024-07-17

Altera公司cyclone系列FPGA-1C6電路圖

設(shè)計(jì)方案 Altera 公司 cyclone 系列 FPGA-1C6 | 2009-07-17

ALTERA的PCI_IP Core問答集

資源下載 Altera FPGA PCI_IP Core | 2007-12-13

FPGA如何同DDR3存儲(chǔ)器進(jìn)行接口?

視頻 Altera FPGA DDR3 | 2008-06-18

國產(chǎn)28納米FPGA流片

嵌入式系統(tǒng) FPGA EDA 芯片 | 2024-05-31

Design_and_Operation_of_AGC_Loops

資源下載 AGC Design_and_Operation AGC_Loops | 2007-12-08

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

基于FPGA的鎖相環(huán)位同步提取電路

設(shè)計(jì)方案電子電路圖，F(xiàn)PGA 鎖相環(huán) | 2012-07-27

LatticeECP3設(shè)計(jì)的視頻協(xié)議板電路圖-FPGA配置

設(shè)計(jì)方案 LatticeECP3 設(shè)計(jì) 視頻協(xié)議電路圖 -FPGA | 2011-06-27

9種單片機(jī)常用的軟件架構(gòu)

嵌入式系統(tǒng) PCB FPGA 架構(gòu) | 2024-05-21

基于FPGA的數(shù)字信號處理--什么是定點(diǎn)數(shù)？

嵌入式系統(tǒng) FPGA 數(shù)字信號定點(diǎn)數(shù) | 2024-05-11

FPGA是實(shí)現(xiàn)敏捷、安全的工業(yè)4.0發(fā)展的關(guān)鍵

嵌入式系統(tǒng) FPGA 工業(yè)4.0 Lattice 萊迪思 | 2024-05-06

FPGA比單片機(jī)厲害嗎？

嵌入式系統(tǒng) FPGA 單片機(jī) | 2024-06-13

高速ADC與內(nèi)置嵌入式串行收發(fā)器的FPGA接口

視頻 Altera FPGA ADC Linear 串行收發(fā)器 | 2009-05-19

萊迪思推出全新安全控制FPGA系列產(chǎn)品，具備先進(jìn)的加密敏捷性和硬件可信根

嵌入式系統(tǒng) 萊迪思安全控制 FPGA 加密敏捷性硬件可信根 | 2024-06-27

萊迪思全新推出邏輯優(yōu)化的通用FPGA拓展其小型FPGA產(chǎn)品組合

嵌入式系統(tǒng) 萊迪思 FPGA 小型FPGA | 2024-07-23

實(shí)時(shí)的噪聲源定位系統(tǒng)

視頻 NI LabVIEW FPGA | 2009-03-25

3-DES算法的FPGA高速實(shí)現(xiàn)(Xilinx)

資源下載 Xilinx FPGA 3-DES算法 | 2007-12-13

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

iCE40 LP/HX系列FPGA：萊迪思的創(chuàng)新可編程解決方案

嵌入式系統(tǒng) iCE40 LP/HX FPGA 萊迪思可編程解決方案 | 2024-06-07

Altera: 采用全系列40-nm收發(fā)器FPGA和ASIC實(shí)現(xiàn)創(chuàng)新

視頻 Altera FPGA ASIC | 2009-07-13

采用創(chuàng)新的FPGA 器件來實(shí)現(xiàn)更經(jīng)濟(jì)且更高能效的大模型推理解決方案

嵌入式系統(tǒng) Achronix FPGA | 2024-06-18

LabVIEW FPGA 模塊簡介

視頻 NI LabVIEW FPGA | 2009-04-01

基于SD7502構(gòu)成的FPGA-ASK電路圖

設(shè)計(jì)方案基于 SD7502 構(gòu)成 FPGA-ASK 電路圖 | 2011-07-13

help, 44b0+fpga拖死cpu

sandman555 | 2005-02-05

用C/C++語言開發(fā)大規(guī)模FPGA [轉(zhuǎn)載于www.fpga.com.cn]

xiaohua | 2002-09-24

視頻協(xié)議板-FPGA配置基于LatticeECP3的設(shè)計(jì)

設(shè)計(jì)方案視頻協(xié)議 -FPGA 配置基于 LatticeECP3 | 2014-05-20

Altera的FPGA下載常見問題經(jīng)驗(yàn)小結(jié)

資源下載 Altera FPGA 常見問題經(jīng)驗(yàn) | 2007-12-13

焦點(diǎn)

推薦視頻

技術(shù)專區(qū)

<p id="ydxsf"><bdo id="ydxsf"></bdo></p><tt id="ydxsf"><b id="ydxsf"><xmp id="ydxsf"></xmp></b></tt>

<div id="ydxsf"><fieldset id="ydxsf"></fieldset></div>