高速設(shè)計往往易被忽視或者相當(dāng)重要。系統(tǒng)電路板布局已成為設(shè)計本身的一個主要組成部分，因此，我們必須了解影響高速信號鏈路設(shè)計性能的機(jī)制。

　　盡管身為工程師，但我們也很可能“制造”較多麻煩。因此，切忌過分挑剔而使CAD工程師陷入設(shè)計困境，這并不能給性能帶來任何改善。

　　不要忘記裸露焊盤

　　裸露焊盤有時會被忽視，而它對充分發(fā)揮信號鏈路性能和幫助器件散熱卻非常重要。裸露焊盤在ADI公司我們通常稱之為引腳0，是目前大多數(shù)器件下方的焊盤。它是一個重要的接點，一般芯片的所有內(nèi)部接地都是通過它而連接到器件下方的中心點。

　　您是否已注意到目前有許多轉(zhuǎn)換器和放大器都缺少接地引腳？裸露焊盤就是其原因所在。關(guān)鍵是要將此引腳妥善固定（即焊接）到印刷電路板（PCB），而實現(xiàn)魯棒的電氣和熱連接，否則，系統(tǒng)設(shè)計可能遭到各種破壞。

　　利用裸露焊盤實現(xiàn)最佳電氣和熱連接基本分為三個步驟。首先，在可能的情況下，在PCB的各層上都復(fù)制裸露焊盤，這將為所有接地和接地層提供較厚的熱連接而實現(xiàn)快速散熱。

　　此步驟與大功率器件和具有多通道的應(yīng)用相關(guān)。在電氣方面，這將為所有接地層提供良好的等電位連接。您甚至還可以在底層復(fù)制裸露焊盤（圖1），這可作為去耦用熱風(fēng)焊盤接地點和安裝底側(cè)散熱器的位置。

　　圖1：在每一層上復(fù)制裸露焊盤能夠幫助創(chuàng)建魯棒的電氣和散熱接地連接，同時，還能為熱風(fēng)焊盤和底側(cè)去耦增加附加區(qū)域。

　　其次，將裸露焊盤分割成棋盤似的多個相同部分。這可以通過兩種方式實現(xiàn)：在敞開的裸露焊盤上使用絲網(wǎng)印刷交叉陰影線或者阻焊膜。此步驟可以確保器件與PCB之間的魯棒連接。在回流焊組裝工藝中，無法確定焊錫膏如何流動并最終將器件連接到PCB。

　　圖2：如果裸露焊盤未被分割并且通孔未被填充，回流焊過程中將會形成空洞。

　　出現(xiàn)的問題是，連接可能存在但分布卻不均勻。可能僅僅得到一個連接并且連接很小，或者更糟糕的是，此連接位于拐角處。將裸露焊盤分割成較小部分，能夠確保每個區(qū)域都有一個連接點，從而實現(xiàn)更魯棒的、均勻連接的裸露焊盤（圖2和圖3）。

　　圖3：分割PCB上的裸露焊盤有助于在電路板裝配過程中PCB與IC粘合得更緊密。

　　最后，應(yīng)當(dāng)確保各部分都有過孔連接到地。各區(qū)域通常都很大，足以放置多個過孔。組裝之前，務(wù)必用焊錫膏或者環(huán)氧樹脂填充每個過孔，這一步非常重要，可以確保裸露焊盤焊錫膏不會回流到這些過孔空洞中，而降低正確連接的機(jī)率。

　　去耦和平面電容

　　有時我們會忽略使用去耦的目的，而僅僅在電路板上分散許多數(shù)值的電容，使較低阻抗的電源連接到地。但問題依然存在：到底需要多少電容？

　　許多文獻(xiàn)表示，應(yīng)使用多個電容和多個數(shù)值來降低輸電系統(tǒng)（PDS）的阻抗，但這并非完全正確。事實上，僅需選擇正確數(shù)值和正確“種類”的電容，就能降低PDS的阻抗。

　　比如我們要設(shè)計10mΩ的參考平面，如果在系統(tǒng)電路板上使用多個電容值，便可降低在500MHz頻率范圍內(nèi)的阻抗，如圖4中的紅色曲線所示。

　　圖4：標(biāo)準(zhǔn)的去耦電容可以幫助降低高達(dá)500MHz的PDS阻抗，而頻率超過500MHz時則由平面電容解決。了解所用電容可以降低設(shè)計中所用電容的數(shù)量和類型。

　　然而，讓我們再看一下綠色曲線，其在同樣的設(shè)計上僅使用了0.1μF和10μF兩種電容。這證明了如果使用恰當(dāng)?shù)碾娙?，則不需要采用如此多的電容值。這也有助于節(jié)省布局和物料清單（BOM）成本。

　　然而，并非所有的電容“生來平等”，即使來源于同一供應(yīng)商，其工藝、尺寸和樣式也有差別。如果未使用正確的電容，則不論是采用多個電容還是采用幾種不同類型的電容，其結(jié)果都會給PDS帶來反作用。

　　放置電容或者使用不同的電容工藝和型號都有可能形成電感環(huán)路，它們將對系統(tǒng)內(nèi)的頻率做出不同響應(yīng)以及彼此之間發(fā)生諧振（圖5）。

　　了解系統(tǒng)所用電容類型的頻率響應(yīng)非常重要。隨便選用電容會讓設(shè)計低阻抗PDS系統(tǒng)的努力付諸東流。

　　要設(shè)計出合格的PDS，需要使用各種電容（再見圖4）。PCB上使用的典型電容值只能將直流或者接近直流的約500MHz頻率范圍內(nèi)的阻抗降低。在500MHz以上時，電容將由PCB形成的內(nèi)部電容決定。電源平面和接地平面是否疊置得足夠緊密？

　　為此，請設(shè)計一個支持較大平面電容的PCB層疊結(jié)構(gòu)。例如，六層堆疊結(jié)構(gòu)可能包含頂部信號層、第一接地層、第一電源層、第二電源層、第二接地層和底部信號層。規(guī)定第一接地層和第一電源層在層疊結(jié)構(gòu)中彼此靠近。將這兩層的間距設(shè)定為2~4mil，將形成一個固有的高頻平面電容。

　　圖5：通過了解電容類型和布局可將環(huán)路電感降至最小，從而防止出現(xiàn)較高的PDS阻抗。

　　此電容的最大優(yōu)點在于它免費，您只需要在PCB制造筆記中進(jìn)行說明即可。如果必須分割電源平面，并在同一平面上具有多個VDD電源軌，則應(yīng)使用盡可能大的電源平面。不要留下空洞，同時還應(yīng)注意敏感電路。這將使該VDD平面的電容達(dá)到最大。

　　如果設(shè)計允許存在額外的層（本例中由六層變?yōu)榘藢樱?，則應(yīng)將兩個額外的接地平面放在第一和第二電源平面之間。在核心間距同樣為2~3mil的情況下，層疊結(jié)構(gòu)的固有電容將會加倍（圖6）。此結(jié)構(gòu)更易于設(shè)計，然后，可添加更多分立高頻電容以保持低阻抗。

　　圖6：通過設(shè)計具有鄰近電源平面和地平面的PCB堆疊結(jié)構(gòu)，可在PCB中得到高頻電容。這將在較高頻率下滿足較低阻抗。

　　對于PDS而言，將響應(yīng)電源電流需求時出現(xiàn)的電壓紋波降至最低非常重要，但這點卻常被忽略。所有電路都需要電流，有些電路需求量較大，有些電路則需要以較快的速率提供電流。采用充分去耦的低阻抗電源或接地平面以及良好的PCB層疊，可以將因電路電流需求而產(chǎn)生的電壓紋波降至最低。

　　根據(jù)使用的去耦策略，如果系統(tǒng)設(shè)計的開關(guān)電流為1A且PDS的阻抗為10mΩ，則最大電壓紋波為10mV。計算公式很簡單：V=IR。

　　憑借完美的PCB堆疊，便可覆蓋高頻范圍，同時，在電源平面的起始入口點和大功率或浪涌電流器件周圍使用傳統(tǒng)去耦，便可覆蓋低頻范圍（《500MHz）。這將確保PDS阻抗在整個頻率范圍內(nèi)均為最低。

　　沒有必要在各處都布置電容，也沒有必要為了把電容布置在正對著每個IC的位置，而破壞所有的制造規(guī)則。如果需要采用這種過激的措施，則說明電路中存在其它問題。

　　圖7：注意：作為噪聲層的PCB堆疊可能位于下方，從而可能耦合信號到敏感的模擬電路、層或者平面。

　　平面耦合

　　一些布局不可避免地具有重疊電路平面（圖7）。有些情況下可能是敏感的模擬平面（無論是電源、接地還是信號），下一層則是高噪聲的數(shù)字平面。大多數(shù)設(shè)計人員認(rèn)為這無關(guān)緊要，因為該平面位于另一層。因此，我們來做一個簡單測試。

　　以某一層為例