當(dāng)前，數(shù)字多媒體、視頻廣播設(shè)備，個(gè)人導(dǎo)航設(shè)備（PND）、數(shù)字/衛(wèi)星無(wú)線電設(shè)備、媒體播放器以及便攜式醫(yī)療和工業(yè)設(shè)備的使用越來(lái)越多, 為這些設(shè)備提供電源管理時(shí)，常應(yīng)用具有高轉(zhuǎn)換率的DC-DC轉(zhuǎn)換器。為了減小設(shè)備體積和重量，電源模塊必須最小化，因此，實(shí)現(xiàn)轉(zhuǎn)換器的高轉(zhuǎn)換效率以及高集成度成為一種趨勢(shì)?？紤]到電壓控制模式轉(zhuǎn)換器的缺點(diǎn)，更多的系統(tǒng)選擇使用電流控制模式DC-DC轉(zhuǎn)換器；同時(shí)，BCDMOS技術(shù)的發(fā)展使得芯片內(nèi)部集成低導(dǎo)通電阻的功率開(kāi)關(guān)成為可能，內(nèi)部使用5 V標(biāo)準(zhǔn)CMOS技術(shù)成為低成本的解決方案。設(shè)計(jì)高電壓轉(zhuǎn)換成低電壓輸出的電流模DC-DC 轉(zhuǎn)換器的難點(diǎn)主要集中在轉(zhuǎn)換器的輸出級(jí)，體現(xiàn)在以下幾個(gè)方面：(1)功率級(jí)小信號(hào)建模；(2)芯片內(nèi)部集成高壓功率開(kāi)關(guān)晶體管,以減少外圍器件；(3)對(duì)于設(shè)計(jì)電流模式開(kāi)關(guān)轉(zhuǎn)換器，采樣電感電流成為一個(gè)設(shè)計(jì)難點(diǎn)；(4)高壓功率開(kāi)關(guān)的驅(qū)動(dòng)電路設(shè)計(jì)。
1 功率級(jí)模型
圖1給出電流模降壓型DC-DC轉(zhuǎn)換器功率級(jí)的簡(jiǎn)單電路結(jié)構(gòu)，其中功率級(jí)包括功率開(kāi)關(guān)LDNMOS晶體管、輸出LC濾波器，外接肖特基續(xù)流二極管、采樣電感電流信號(hào)及放大模塊。

對(duì)于電流控制模式降壓型DC-DC轉(zhuǎn)換器建模，主要考慮3個(gè)因素：(1)理想的電流控制模式轉(zhuǎn)換器只依賴電感的平均電流，電流內(nèi)環(huán)把電感轉(zhuǎn)化成電壓控制電流源，因此，在直流或低頻處，電感在電壓外環(huán)中的作用被弱化；(2)調(diào)制器的增益依賴調(diào)制比較器輸入端斜波的有效斜率，每一種工作模式對(duì)調(diào)制器增益有獨(dú)立的特征表達(dá)式；(3)需要考慮斜波補(bǔ)償，斜波補(bǔ)償需要根據(jù)采樣時(shí)的電流值與平均電流值的關(guān)系確定。
對(duì)于采用固定開(kāi)關(guān)頻率，電流?？刂?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/降壓型">降壓型DC-DC轉(zhuǎn)換器的功率級(jí)建模方式常見(jiàn)有兩種：(1)基于平均電流模式的模型，該模型主要特點(diǎn)為把功率級(jí)等效為壓控電流源[1]，并把功率級(jí)等效為單級(jí)點(diǎn)系統(tǒng)；(2)基于峰值電流模式和固定斜率補(bǔ)償所建立的模型，該模型由RIDLEY R.B博士所建立[2]，考慮到了功率級(jí)中的高頻極點(diǎn)。但對(duì)于采用峰值電流模式DC-DC轉(zhuǎn)換器的設(shè)計(jì)，運(yùn)用平均電流模式所建立起來(lái)的模型誤差較大，而Ridley博士所建立的模型過(guò)于復(fù)雜，在工程上使用不方便?；谝陨峡紤]，本文采用一種新的建模方法來(lái)對(duì)功率級(jí)進(jìn)行系統(tǒng)設(shè)計(jì)[3，4]。圖2給出了電流模式控制降壓型DC-DC轉(zhuǎn)換器功率級(jí)的線性模型，該模型的主要特點(diǎn)是把電流環(huán)看成功率級(jí)的內(nèi)部反饋。 通過(guò)計(jì)算分析得到功率級(jí)的傳輸函數(shù)為：

由式(1)可知，功率級(jí)傳輸函數(shù)包含兩個(gè)極點(diǎn)和一個(gè)零點(diǎn)；與電壓模轉(zhuǎn)換器不同，電流模轉(zhuǎn)換器的功率級(jí)中兩個(gè)極點(diǎn)被分離，與電感有關(guān)的極點(diǎn)向高頻域移動(dòng)，在直流和低頻處，電感在電流模降壓型DC-DC中的作用被弱化。

主功率開(kāi)關(guān)晶體管一般選用LDNMOS，主要原因在于N溝道LDMOS晶體管的電子遷移率大于P溝道LDMOS晶體管空穴遷移率，對(duì)于相同大小的導(dǎo)通電阻，LDNMOS晶體管的面積僅為L(zhǎng)DPMOS晶體管面積的1/2～1/3，本文設(shè)計(jì)LDNMOS晶體管的導(dǎo)通電阻為0.25 Ω，面積約為0.4 mm2。使用LDNMOS晶體管作為開(kāi)關(guān)時(shí)，需要注意兩個(gè)方面：(1)由于降壓型DC-DC轉(zhuǎn)換器的主開(kāi)關(guān)位于電源和輸出之間，因此LDNMOS的背柵與源極相連，而不與襯底電位相連，所以，在版圖設(shè)計(jì)時(shí)，該LDNMOS背柵下面需要N型埋層（NBL）；(2)在降壓型DC-DC轉(zhuǎn)換器中，主開(kāi)關(guān)晶體管使用LDNMOS晶體管，需要有自舉電路才能驅(qū)動(dòng)LDNMOS功率晶體管。下面介紹LDNMOS驅(qū)動(dòng)電路設(shè)計(jì)。
由于前級(jí)信號(hào)VPWL為0-VDD(5 V)的脈沖寬度調(diào)制信號(hào)，為了驅(qū)動(dòng)LDNMOS功率開(kāi)關(guān)，脈沖寬度調(diào)制信號(hào)的電平需要轉(zhuǎn)換為SW-VBOOT；同時(shí)，由于LDNMOS有比較大的柵電容，因此，要求LDNMOS前級(jí)反相器具有較大的驅(qū)動(dòng)能力。轉(zhuǎn)換器主開(kāi)關(guān)LDNMOS的驅(qū)動(dòng)電路如圖4所示，由電平移位電路和反相器鏈構(gòu)成。圖4中，D1和D2用于鉗制結(jié)點(diǎn)A、B的電位；當(dāng)SW為低電平（0）時(shí)，二極管D3給自舉電容CBOOT充電，而當(dāng)SW為高電平（VIN）時(shí)，D3反向截止；由于結(jié)點(diǎn)A、B兩點(diǎn)電位最高為VIN，故晶體管MD3、MD4使用高壓LDNMOS晶體管；MN1-MNn和MP1-MPn為低壓NMOS和PMOS晶體管，其中低壓NMOS晶體管的背柵與SW端連接。CBOOT為外接自舉電容，典型值為10 nF。

2.2 功率晶體管電流采樣及斜波補(bǔ)償電路
在電流模式控制DC-DC轉(zhuǎn)換器中，占空比大于0.5時(shí)，系統(tǒng)容易出現(xiàn)次諧波振蕩。為了抑制次諧波振蕩，通常在環(huán)路中加入斜波補(bǔ)償電路。
對(duì)輸出電流進(jìn)行采樣的方式通常使用電阻采樣電感的電流，或采樣功率晶體管漏級(jí)流過(guò)的電流，把電流轉(zhuǎn)換成電壓，然后與斜波補(bǔ)償電壓求和得到。本設(shè)計(jì)采用如圖5所示電路結(jié)構(gòu)，兩個(gè)電壓轉(zhuǎn)電流（V/I）電路，分別把采樣電壓信號(hào)和斜波補(bǔ)償電壓信號(hào)轉(zhuǎn)換成電流信號(hào)，通過(guò)電阻進(jìn)行疊加后得到VRAMP：

上式中：M為功率晶體管電流采樣比例系數(shù)，在本設(shè)計(jì)中，采樣技術(shù)如圖1所示，電感電流等比例縮小系數(shù)M=49倍，并由RSENSE=2Ω電阻轉(zhuǎn)換成電壓，通過(guò)圖5所示的電路把該采樣的電壓放大，該放大系數(shù)設(shè)計(jì)為R3/R1，2=5倍，電感的峰值電流設(shè)定為3.7 A。
3 功率級(jí)版圖設(shè)計(jì)
采用該功率級(jí)電路的電流模降壓型DC-DC轉(zhuǎn)換器在EPISIL 0.8 μm BCDMOS工藝上得到實(shí)現(xiàn)。包括功率晶體管，整個(gè)芯片面積為1.0 mm×1.5 mm。版圖設(shè)計(jì)時(shí)，考慮到開(kāi)關(guān)噪聲的影響，內(nèi)部地線分開(kāi)布線：分為模擬地、邏輯地以及為版圖中各種器件隔離所使用的地電位，該地線與芯片的襯底良好接觸，這樣單獨(dú)走線，有利于減小襯底噪聲和開(kāi)關(guān)噪聲對(duì)芯片內(nèi)部電路的干擾。
4 測(cè)試結(jié)果
對(duì)前面所述功率級(jí)設(shè)計(jì)，應(yīng)用到電流模降壓型DC-DC轉(zhuǎn)換器，采用EPISIL 0.8 μm BCDMOS工藝流片，并對(duì)芯片進(jìn)行測(cè)試。測(cè)試條件：外接電感4.7 μH，輸出電容采用22 μF陶瓷電容，在輸入電源電壓為12 V，輸出電壓為3.3 V，輸出負(fù)載電流為3 A，開(kāi)關(guān)頻率為1.0 MHz，測(cè)試結(jié)果如圖6所示。圖7給出了輸出為3.3 V，在不同輸入電源電壓下，不同負(fù)載的效率曲線。表1給出整個(gè)芯片的性能。

本文采用0.8 μm BCDMOS工藝技術(shù)設(shè)計(jì)電流模降壓型DC-DC轉(zhuǎn)換器功率級(jí)。該功率級(jí)設(shè)計(jì)包括功率級(jí)建模，功率晶體管驅(qū)動(dòng)電路，內(nèi)置電流采樣及斜波補(bǔ)償電路。該功率級(jí)電路已經(jīng)應(yīng)用于DC-DC轉(zhuǎn)換器中，測(cè)試結(jié)果表明：在轉(zhuǎn)換器輸入電壓為12 V、輸出3.3 V時(shí)，輸出電流為3 A，其轉(zhuǎn)換效率可以達(dá)到92%。