色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 分析用EZ-USB實現(xiàn)TMS320C6X與主機的數(shù)據(jù)傳輸

          分析用EZ-USB實現(xiàn)TMS320C6X與主機的數(shù)據(jù)傳輸

          作者: 時間:2013-09-06 來源:網(wǎng)絡 收藏
          EZ-USB是Cypress公司帶智能內核的USB接口器件,集USB通信控制引擎和改進的8051內核于一體,具有全速度、全序列、易開發(fā)及軟配置等特點,是設計USB設備的首選器件。
            DSP是一種獨特的微處理器,是以數(shù)字信號來處理大量信息的器件。其工作原理是接收模擬信號,轉換為0或1的數(shù)字信號。再對數(shù)字信號進行修改、刪除、強化,并在其他系統(tǒng)芯片中把數(shù)字數(shù)據(jù)解譯回模擬數(shù)據(jù)或實際環(huán)境格式。它不僅具有可編程性,而且其實時運行速度可達每秒數(shù)以千萬條復雜指令程序,遠遠超過通用微處理器,是數(shù)字化電子世界中日益重要的電腦芯片。它的強大數(shù)據(jù)處理能力和高運行速度,是最值得稱道的兩大特色。
            這里介紹PC機與DSP通過USB接口實現(xiàn)高速通信的一種設計方案。系統(tǒng)中選用Cypress公司的USB2.0接口微控制器芯片EZ-USB FX2(CY7C68013),為DSP(TMS320C6713)構筑與PC機之間的高速雙向傳輸通路,開發(fā)小規(guī)模主從式系統(tǒng),可靈活應用于數(shù)字圖像處理、信號檢測等。文中詳細分析了此設計的硬件結構并提供部分代碼。

            1 USB控制芯片

            Cypress Semiconductor公司的 FX2是世界上第一款集成USB2.0的微處理器,它集成了USB2.0收發(fā)器、SIE(串行接口引擎)、增強的8051微控制器和可編程的外圍接口。FX2這種獨創(chuàng)性結構可使率達到56Mbytes/s,即USB2.0允許的最大帶寬。在FX2中,智能SIE可以硬件處理許多USB1.1和USB2.0協(xié)議,從而減少了開發(fā)時間和確保了USB的兼容性。GPIF(General Programmable Interface)和主/從端點FIFO(8位或16位數(shù)據(jù)總線)為ATA、UTOPIA、EPP、PCMCIA和DSP等提供了簡單和無縫連接接口。CY7C68013有三種封裝形式:56SSOP,100TQFP和128TQFP。

            CY7C68013的結構框圖如圖1所示。

            FX2的端點緩沖區(qū)分為大小兩組:EP0、EP1(IN)、EP1(OUT)是小端點,大小為64字節(jié),只能由CPU來存取,不能由外部邏輯連接;EP2和EP4默認為OUT端點,EP6和EP8默認為IN端點。FX2為其大端點提供多種緩沖方式,在OUT緩沖區(qū)中寫入供外部處理器讀取的數(shù)據(jù)。它具備全速與高速兩種傳輸速率,而且具有USB協(xié)議所規(guī)定的4種傳輸模式,即控制傳輸、中斷傳輸、塊傳輸及等時傳輸。

            2 系統(tǒng)硬件構架

            2.1 USB與DSP的硬件連接

            TMS320C6713是TI公司在TMS320C6711的基礎上推出的C6000系列新一代浮點DSP芯片,它是目前為止C6000系列DSP芯片中性能最高的一種。TMS320C6713可在255MHZ的時鐘頻率下實現(xiàn)1800MIPS/1350MFLOPS的定點和浮點運算,因而可極大地滿足通信、雷達、數(shù)字電視等高科技領域對信號處理實時性的要求。外設資源包括直接存儲器訪問控制器(DMA),外。部存儲器接口(EMIF)、串行口、擴展總線或主機口、定時器等。CY7C68013能非常靈活地實現(xiàn)與DSP或MCU的接口??刹捎猛交虍惒椒绞脚c主設備(如ASIC,DSP等)連接。

            在本方案中,使其作為從設備,選用了Slave FIFOs,異步讀/寫,在這種模式下,DSP可以像讀/寫普通FIFO一樣對CY7C68013內部的多層緩沖FIFO進行讀/寫。主要信號連接如圖2所示。主機(PC)發(fā)出命令的同時也由PA3提供中斷觸發(fā)信號給DSP的外部中斷引腳6(EXT_INT6)。其上升沿被檢測到以后,DSP就進入相應中斷服務程序,開始處理USB的傳輸,“或”組合邏輯滿足嚴格的時序要求,F(xiàn)LAGB和FLAGC是CY7C68013內部FIFO的空、滿狀態(tài)標志,PA[0:1]表示PC發(fā)送的命令類型。這些信息在CPLD內部整合到數(shù)據(jù)總線ED[0:15],DSP開始傳輸數(shù)據(jù)包前對其提取判斷,TMS320C6713對CY7C68013內部端點(EP)的選擇,是通過地址線TEA[2:3]來實現(xiàn)。


          上一頁 1 2 3 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉