利用Altera公司的EDA工具軟件MAX+plus對(duì)用VHDL語(yǔ)言設(shè)計(jì)的狀態(tài)機(jī)進(jìn)行時(shí)序仿真，仿真波形如圖4所示。

圖4　狀態(tài)機(jī)仿真波形

CPLD狀態(tài)機(jī)抗干擾控制原理分析

基于CPU的微機(jī)系統(tǒng)是按指令周期順序執(zhí)行機(jī)器指令的，一旦受干擾程序出軌，則CPU不按事先編好的流程執(zhí)行程序，出現(xiàn)死機(jī)，通常的對(duì)策是設(shè)置看門(mén)狗使CPU硬件復(fù)位，使CPU重新運(yùn)行正常程序，但是從CPU死機(jī)到看門(mén)狗復(fù)位一般要經(jīng)歷幾毫秒到1～2s，這段失控時(shí)間，繼電保護(hù)控制出口的狀態(tài)是不可預(yù)測(cè)的，足以對(duì)繼電保護(hù)系統(tǒng)構(gòu)成危害，嚴(yán)重情況就是發(fā)生誤動(dòng)。而基于CPLD的狀態(tài)機(jī)系統(tǒng)，狀態(tài)變換周期只有一個(gè)時(shí)鐘周期，若時(shí)鐘頻率為5MHz，時(shí)鐘周期為012Ls。若狀態(tài)機(jī)受干擾進(jìn)入非法狀態(tài)再轉(zhuǎn)入合法狀態(tài)，只需2個(gè)時(shí)鐘周期，即幾百納秒，不足以對(duì)狀態(tài)機(jī)系統(tǒng)運(yùn)行造成危害。可見(jiàn)，用CPLD狀態(tài)機(jī)控制微機(jī)繼電保護(hù)的控制接口，就能實(shí)現(xiàn)無(wú)干擾控制，獲得繼電保護(hù)系統(tǒng)的高可靠性控制。

就DSP芯片與CPLD芯片的可靠性比較而言，DSP的外圍接口繁多，輸入信號(hào)有模擬和數(shù)字，電壓有模擬電壓和數(shù)字電壓，CPLD只有數(shù)字接口，電壓?jiǎn)我唬芡饨绺蓴_損壞的可能性比DSP小的多。另外，CPLD狀態(tài)機(jī)含有多個(gè)進(jìn)程，就相當(dāng)于包含有并行運(yùn)算的“多CPU”功能，對(duì)不合格的輸入，裁決狀態(tài)機(jī)輸出0。因此，筆者認(rèn)為，雙CPU控制硬件冗余設(shè)計(jì)遠(yuǎn)不如CPLD狀態(tài)機(jī)的控制接口可靠性高。

結(jié)論

用Altera公司的MAX7000系列的EMp7128SLC84-15實(shí)現(xiàn)繼電保護(hù)控制接口，與TMS320F240DSP芯片總線(xiàn)直接相連，DSP執(zhí)行合閘或分閘多重命令時(shí)，不需要插入等待周期，只需要連續(xù)執(zhí)行3條合閘或分閘指令，CPLD狀態(tài)機(jī)就能立即決定是否允許總執(zhí)行命令通過(guò)。試驗(yàn)表明： 用CPLD實(shí)現(xiàn)的繼電保護(hù)控制接口具有速度快，占用硬件體積小，接口簡(jiǎn)單，可靠性高等特點(diǎn)。

該接口應(yīng)用到基于TMS320F240的高壓開(kāi)關(guān)柜數(shù)字綜合保護(hù)裝置中，隨KJ118型礦用變電所遠(yuǎn)程監(jiān)控系統(tǒng)于2003年10月在徐州礦務(wù)局旗山煤礦井下采區(qū)變電所投運(yùn)，進(jìn)行工業(yè)性試驗(yàn)，正常運(yùn)行至今已超過(guò)半年以上。采區(qū)變電所現(xiàn)場(chǎng)高爆開(kāi)關(guān)就地人工分合閘操作、地面主機(jī)遙控命令分合閘以及故障保護(hù)跳閘試驗(yàn)表明，從未發(fā)生因高壓開(kāi)關(guān)分合閘操作等強(qiáng)電磁干擾引起CPU程序出軌而誤動(dòng)，表現(xiàn)出非常高的可靠性。

文中用全新的CPLD狀態(tài)機(jī)方法研究微機(jī)保護(hù)系統(tǒng)的控制可靠性問(wèn)題，對(duì)于瞬變干擾信號(hào)有很強(qiáng)的濾波性。雖然從防范微機(jī)保護(hù)系統(tǒng)程序出軌采用一些軟件措施有一定效果，但是并不能真正解決程序出軌期間控制口的失控問(wèn)題，而文中提出的CPLD狀態(tài)機(jī)控制接口真正解決了這一問(wèn)題，可以推廣到各種微機(jī)控制系統(tǒng)的抗干擾控制接口設(shè)計(jì)中去。