LTE是3GPP開發(fā)的下一代3G UMTS無線協(xié)議，目的是使蜂窩網(wǎng)絡(luò)成為基于數(shù)據(jù)包的全I(xiàn)P網(wǎng)絡(luò)。在LTE的各項指標(biāo)中最突出的是更高的下行和上行數(shù)據(jù)速率(分別是100Mbps和50Mbps)及低的數(shù)據(jù)包延時(不超過5ms)，而延時對無線VoIP等新業(yè)務(wù)來說越來越重要。另外，該技術(shù)還必須提供更大的頻譜效率、更大的容量和更低的每比特通信成本。

LTE在實現(xiàn)這些目標(biāo)的過程中用到的多個概念將極大地增加該技術(shù)的復(fù)雜性。與其它前沿技術(shù)一樣，這些概念包括了下行和上行方向更復(fù)雜的調(diào)制方案、靈活的信道帶寬以及MIMO架構(gòu)，這種架構(gòu)在某些情況下需要多幅天線。另外，LTE復(fù)雜性的增加將要求基站和手機(jī)具有非常強(qiáng)大、靈活和創(chuàng)新的處理能力。

LTE在下行鏈路方向采用OFDM(正交頻分復(fù)用)調(diào)制方案，上行鏈路則采用OFDM派生出來的SC-FDMA(單載波頻分多址)方案。上行鏈路采用SC-FDMA是因為它的功放效率比OFDM要高，從而能延長手機(jī)電池的使用時間。OFDM相當(dāng)復(fù)雜，它采用了2048個間距為15kHz的子載波。這么多數(shù)量的子載波增強(qiáng)了OFDM的多徑能力，進(jìn)而提高了它的抗干擾能力、頻譜效率和數(shù)據(jù)速率。

下行和上行鏈路方向都具有從1.25MHz到20MHz的可調(diào)帶寬，因而允許LTE使用新的和現(xiàn)有的頻帶。MIMO架構(gòu)有助于LTE通過多個信號路徑取得高的數(shù)據(jù)速率。不過需要重申的是，為了控制LTE手機(jī)的成本，LTE的下行和上行鏈路所采用的調(diào)制方案稍有不同。如果手機(jī)安裝有多幅天線，那么MIMO具有將數(shù)據(jù)速率提高到100/50Mbps以上的潛能。

以多核DSP裝備LTE基站

為了滿足LTE高度復(fù)雜性要求，TI開發(fā)出了帶嵌入式加速器的TCI6487多內(nèi)核DSP。這些加速器能夠滿足基帶處理中采用的各種2G、3G和4G無線基站標(biāo)準(zhǔn)。TCI6487是業(yè)界首款具有三個“C64＋DSP內(nèi)核”的多內(nèi)核DSP，可提供高達(dá)3GHz的DSP處理能力，完全能處理諸如MAC和PHY處理等LTE基帶任務(wù)。

為了取得LTE的較高數(shù)據(jù)速率，并確保數(shù)據(jù)包延時小于5ms，TCI6487采用了Viterbi和Turbo協(xié)處理器(TCP)來分擔(dān)主DSP內(nèi)核的編碼/解碼負(fù)荷。這些協(xié)處理加速器可以處理LTE正常運行所需的許多運算密集型編碼功能。具體來說，TCP2作為一個靈活加速器可支持Turbo解碼；它不僅支持LTE，還支持所有3GPP系列標(biāo)準(zhǔn)。從TCI6487的DSP內(nèi)核卸載Turbo解碼功能可以釋放出更多的處理能力用于MAC和PHY處理，或者有效的處理余量可用來處理特別高密度的蜂窩基站中更多的用戶。

如果基站要滿足LTE的更高要求，一定程度的靈活性和重配置能力很重要。例如，在低密度的蜂窩網(wǎng)絡(luò)中，TCI6487可以用作單芯片解決方案，其中一個內(nèi)核專門用于MAC處理，其它兩個執(zhí)行PHY層收發(fā)功能。而有許多用戶的高密度蜂窩網(wǎng)絡(luò)為了充分發(fā)揮LTE更高數(shù)據(jù)速率的優(yōu)勢將提出不同的挑戰(zhàn)。在這種情況下，可以采用多個TCI6487的方案，其中一個芯片執(zhí)行所有蜂窩的MAC處理，而其它芯片用于處理PHY的收發(fā)任務(wù)。在這種方式下，DSP可以專門用于LTE下行和上行模式中實現(xiàn)的OFDM或SC-FDMA調(diào)制方案。

為了利用多內(nèi)核器件固有的靈活性，需要采用多級片上內(nèi)存架構(gòu)。對于TCI6487來說，L1內(nèi)存可配置為緩存或標(biāo)準(zhǔn)的存儲器。另外，專用于每個內(nèi)核的二級內(nèi)存容量可以有一定的可調(diào)性?？偣?MB的L2內(nèi)存可以在三個內(nèi)核之間平均分配，或者三個內(nèi)核依次被分配0.5、1和1.5MB。當(dāng)同時有多個不同的處理需求發(fā)生時，這種方法會影響一個復(fù)雜LTE部署的效率。例如，一個正在處理內(nèi)存需求較大的任務(wù)的內(nèi)核可能被分配1.5MB的二級內(nèi)存。

與LTE的發(fā)展步伐保持一致

為了避免瓶頸，以LTE速率通過基站傳送數(shù)據(jù)要求非常高速的I/O用于DSP的數(shù)據(jù)輸入輸出。因此，TCI6487上的外設(shè)包含了串行RapidIO(SRIO)接口。SRIO可以將器件的靈活性和可擴(kuò)展性拓展到板級，從而降低電路板的復(fù)雜度和成本。

這種雙通道SRIO接口上的每個通道都能達(dá)到每秒1.25、2.5或3.125Mb(Gbps)的數(shù)據(jù)速率。這種SRIO接口可以被配置為兩個單通道高速專用鏈路，用于連接電路板上的ASIC或FPGA器件，或連接LTE基站背板上的電路板。

在另外一種配置中，SRIO可以用來互連對等排列或主從架構(gòu)中的多個DSP。當(dāng)被配置為芯片間的板載對等連接時，這種專用SRIO通道可以消除共享總線過載時遇到的瓶頸問題。由于LTE能夠傳送大量數(shù)據(jù)，這一特性變得非常重要。SRIO接口的可擴(kuò)展性和靈活性有助于實現(xiàn)各種架構(gòu)，包括星型、環(huán)形、U形菊花鏈等(見圖1)。

圖1：SRIO支持包含U形菊花鏈在內(nèi)的各種對等配置。

用于LTE基站上芯片間互連的另外一個選擇是千兆以太網(wǎng)交換矩陣。為了實現(xiàn)這個功能，TCI6487還集成了千兆以太網(wǎng)接口。