最上方信號是發(fā)射端跳頻序列的波形；中間信號是接收端跳頻序列的波形；最下方是幀同步信號。當(dāng)識別到巴克碼時(shí)，幀同步信號出現(xiàn)一負(fù)脈沖，完成接收端調(diào)頻序列發(fā)生器反饋系數(shù)和初始相位的加載。從圖9中可知：(1)接收端跳頻序列與發(fā)射端跳頻序列變化規(guī)律一致，跳頻圖案同步成功；(2)最小碼距滿足要求，通過對偶頻帶法得到寬間隔跳頻序列成功。

　　本文對跳頻通信技術(shù)及基帶各關(guān)鍵模塊進(jìn)行了深入探討和分析，給出了高速跳頻通信系統(tǒng)的系統(tǒng)設(shè)計(jì)，并通過軟件無線電技術(shù)對其進(jìn)行實(shí)現(xiàn)。

　　系統(tǒng)以TI公司DSP為中心控制單元，Altera公司的FPGA為硬件邏輯平臺，AD公司的DDS為頻率合成器，采用2FSK調(diào)制解調(diào)方式，超前滯后支路的位同步方式，TOD跳頻圖案同步方式，以m序列作為跳頻序列，輔助對偶跳頻間隔控制手段，實(shí)現(xiàn)了高速、寬間隔跳頻通信系統(tǒng)。系統(tǒng)達(dá)到40kbps的跳頻速度，1 024個(gè)跳頻頻道，108M～189.84MHz的跳頻帶寬，400kHz的最小跳頻間隔，小于0.5s的入網(wǎng)時(shí)間以及小于30s的同步最大時(shí)差。

　　本高速跳頻通信系統(tǒng)與同類系統(tǒng)相比最大的優(yōu)勢體現(xiàn)在它40kbps的超高速跳頻速率和近百兆的跳頻帶寬上。通過與國內(nèi)外類似系統(tǒng)進(jìn)行比較，40kbps的跳頻速率處于技術(shù)領(lǐng)先位置。各關(guān)鍵模塊性能優(yōu)良，接口一致且工作穩(wěn)定，可以靈活組合成多種數(shù)字通信系統(tǒng)的基帶部分。相信本文對今后數(shù)字通信系統(tǒng)基帶部分的研究和實(shí)現(xiàn)具有很強(qiáng)的借鑒意義。

　　參考文獻(xiàn)

　　1 梅文華. 跳頻通信.北京：國防工業(yè)出版社，2005

　　2 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程.北京：北京航空航天大學(xué)出版社,2003(第1版)

　　3 Uwe Meyer-Baese著，劉 凌，胡永生譯.數(shù)字信號處理的FPGA實(shí)現(xiàn).北京：清華大學(xué)出版社,2003（第1版）

　　4 梅文華，張志剛.一類新的寬間隔跳頻序列族的構(gòu)造[J].電波科學(xué)學(xué)報(bào)，2002;17(1)：16～20

　　5 張申如,梅文華,王庭昌.計(jì)數(shù)式TOD跳頻碼發(fā)生器算法的構(gòu)造.電子與信息學(xué)報(bào),2002;24(8):1096～1101

　　6 TI.TMS320C5000 Assembly Language Tools User′s Guide[M].2002

　　7 TI.TMS320C5000 Chip Support Library API Reference Guide[M].2002

　　8 Altera. Cyclone Datasheet[M].2004