ARM微處理器的編程模型之：數(shù)據(jù)類(lèi)型
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
3.1 數(shù)據(jù)類(lèi)型
3.1.1 ARM的基本數(shù)據(jù)類(lèi)型
ARM采用的是32位架構(gòu)，ARM的基本數(shù)據(jù)類(lèi)型有以下3種。
· Byte：字節(jié)，8bit。
· Halfword：半字，16bit（半字必須于2字節(jié)邊界對(duì)齊）。
· Word：字，32bit（字必須于4字節(jié)邊界對(duì)齊）。
存儲(chǔ)器可以看作是序號(hào)為0～232−1的線(xiàn)性字節(jié)陣列。圖3.1所示為ARM存儲(chǔ)器的組織結(jié)構(gòu)。
圖3.1 ARM存儲(chǔ)器組織結(jié)構(gòu)
圖3.1所示為存儲(chǔ)器的一小片區(qū)域，其中每一個(gè)字節(jié)都有惟一的地址。字節(jié)可以占用任一位置，圖中給出了幾個(gè)例子。長(zhǎng)度為1個(gè)字的數(shù)據(jù)項(xiàng)占用一組4字節(jié)的位置，該位置開(kāi)始于4的倍數(shù)的字節(jié)地址（地址最末兩位為00）。圖3.1中包含了3個(gè)這樣的例子。半字占有兩個(gè)字節(jié)的位置，該位置開(kāi)始于偶數(shù)字節(jié)地址（地址最末一位為0）。
| 注意 | ① ARM系統(tǒng)結(jié)構(gòu)v4以上版本支持以上3種數(shù)據(jù)類(lèi)型，v4以前版本僅支持字節(jié)和字。 ② 當(dāng)將這些數(shù)據(jù)類(lèi)型中的任意一種聲明成unsigned類(lèi)型時(shí)，N位數(shù)據(jù)值表示范圍為0～2n−1的非負(fù)數(shù)，通常使用二進(jìn)制格式。 ③ 當(dāng)將這些數(shù)據(jù)類(lèi)型的任意一種聲明成signed類(lèi)型時(shí)，N位數(shù)據(jù)值表示范圍為−2n−1～2n−1−1的整數(shù)，使用二進(jìn)制的補(bǔ)碼格式。 ④ 所有數(shù)據(jù)類(lèi)型指令的操作數(shù)都是字類(lèi)型的，如“ADD r1，r0，＃0x1”中的操作數(shù)“0x1”就是以字類(lèi)型數(shù)據(jù)處理的。 ⑤ Load/Store數(shù)據(jù)傳輸指令可以從存儲(chǔ)器存取傳輸數(shù)據(jù)，這些數(shù)據(jù)可以是字節(jié)、半字、字。加載時(shí)自動(dòng)進(jìn)行字節(jié)或半字的零擴(kuò)展或符號(hào)擴(kuò)展。對(duì)應(yīng)的指令分別為L(zhǎng)DR/BSTRB（字節(jié)操作）、LDRH/STRH（半字操作）、LDR/STR（字操作）。詳見(jiàn)后面的指令參考。 ⑥ ARM指令編譯后是4個(gè)字節(jié)（與字邊界對(duì)齊）。Thumb指令編譯后是2個(gè)字節(jié)（與半字邊界對(duì)齊）。 |
3.1.2 浮點(diǎn)數(shù)據(jù)類(lèi)型
浮點(diǎn)運(yùn)算使用在ARM硬件指令集中未定義的數(shù)據(jù)類(lèi)型。
盡管如此，但ARM公司在協(xié)處理器指令空間定義了一系列浮點(diǎn)指令。通常這些指令全部可以通過(guò)未定義指令異常（此異常收集所有硬件協(xié)處理器不接受的協(xié)處理器指令）在軟件中實(shí)現(xiàn)，但是其中的一小部分也可以由浮點(diǎn)運(yùn)算協(xié)處理器FPA10以硬件方式實(shí)現(xiàn)。
另外，ARM公司還提供了用C語(yǔ)言編寫(xiě)的浮點(diǎn)庫(kù)作為ARM浮點(diǎn)指令集的替代方法（Thumb代碼只能使用浮點(diǎn)指令集）。該庫(kù)支持IEEE標(biāo)準(zhǔn)的單精度和雙精度格式。C編譯器有一個(gè)關(guān)鍵字標(biāo)志來(lái)選擇這個(gè)歷程。它產(chǎn)生的代碼與軟件仿真（通過(guò)避免中斷、譯碼和浮點(diǎn)指令仿真）相比既快又緊湊。
評(píng)論