色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 基于DSP Builder的VGA接口系統(tǒng)設計

          基于DSP Builder的VGA接口系統(tǒng)設計

          作者: 時間:2012-05-10 來源:網絡 收藏

          本文引用地址:http://cafeforensic.com/article/257524.htm

          二維圖像信號的顯示方式

          二維圖像的顯示過程較一維信號容易實現。對二維圖像,可以將二維圖像信號轉變成一維像素序列。在屏幕顯示區(qū)域內,當行與場同步信號掃過時,將該像素點對應的RGB值進行賦值,就可以完成二維圖像的顯示。對于本設計,VGA時序為1024×768模式,圖像的像素數在這個范圍內可以完全在屏幕上顯示,不會發(fā)生像素丟失。如果圖像比較小,還可以將圖像控制在屏幕的任意區(qū)域內。由于圖像大小受存儲空間限制,如果想要實現更高像素點的圖像,就必須借用外部的SRAM或SDRAM來做圖像緩存。

          AvalonMM接口控制

          中,Altera提供了本設計與SOPC的接口——AvalonMM接口。

          AvalonMM接口定義的接口信號主要有片選、讀使能、寫使能、地址,以及數據等。根據外設的邏輯,選用不同的接口定義信號,通過這些信號Avalon主端(CPU)可以向掛在Avalon總線上的從端外設寫地址與數據信號,Avalon主端外設也可以主動去獲取Avalon總線上的SRAM或SDRAM中的數據。不管是主傳輸還是從傳輸,都需要符合Avalon總線的讀寫時序才能發(fā)起一次正確的數據傳輸??梢岳肁valonMM接口將中設計的模塊做成自定義外設。NiosⅡCPU就可以利用Avalon總線與中產生的自定義外設進行通信,在本設計中對集成到SOPC系統(tǒng)上的的地址賦值為0x1后,數據寫入0x1,控制器接收到數據,就會根據設計產生VGA時序信息及RGB信號,在屏幕上顯示圖像。圖3為整個一維信號VGA顯示系統(tǒng)的結構圖。

          圖3系統(tǒng)結構圖

          仿真與硬件驗證

          本設計在2C70DSP硬件開發(fā)平臺下驗證。

          借助于DSPBuilder中的SignalComplier模塊,可以容易地將設計完成的系統(tǒng)直接轉化成RTL級的硬件描述語言,在QuartusⅡ下完成VGA時序的驗證與正弦波信號的下載與顯示。

          上硬件仿真結果來看,正弦波的幅度在有效的顯示區(qū)域內呈周期性變化,因此當與VGA口的J21相連時,屏幕上正弦波幅度在設計的范圍內顯示,一幅屏幕所顯示的周期數和DSPBuilder中所設定的一致。在此基礎上還可以調整正弦波的采樣頻率,控制正弦波的顯示頻率與幅度大小,實現示波器的功能,觀察FPGA內部的信號。

          結語

          隨著的廣泛使用,這種結合FPGA與DSPBuilder的系統(tǒng)級設計方法已經展現優(yōu)勢。從整個設計流程來看,系統(tǒng)的靈活性強,可靠性高,設計周期大大縮減,成本降低,且系統(tǒng)的可擴展性強。未來,VGA接口的圖像與視頻監(jiān)控系統(tǒng)應用將會很有市場。


          上一頁 1 2 3 下一頁

          評論


          相關推薦

          技術專區(qū)

          關閉