多串口數(shù)據(jù)通信技術(shù)主要研究數(shù)據(jù)的多串口采集、存儲(chǔ)和處理。由于串口通信技術(shù)的廣泛應(yīng)用，使得多串口采集卡一直是研究的熱點(diǎn)，從早期的基于PCI總線的多串口數(shù)據(jù)采集卡到后來的基于USB的多串口數(shù)據(jù)采集卡，以及現(xiàn)在的基于USB3.0的多串口數(shù)據(jù)采集卡。

　　PCI采集卡由于使用不方便，逐漸被淘汰，目前USB傳輸系統(tǒng)被廣泛應(yīng)用。USB2.0理論傳輸速度為480Mb/s，而USB3.0的傳輸速率可高達(dá)5Gb/s，且在USB2.0的基礎(chǔ)上又增加了超高速傳輸模式。本文設(shè)計(jì)的系統(tǒng)中有80個(gè)485傳輸通道，每個(gè)通道的速率為1~10Mb/s，最高傳輸速率可達(dá)800Mb/s，USB2.0已不能滿足此要求。因此本文采用了Cypress的CYUSB3014和Altera的CycloneIII系列FPGA，CYUSB3014保證與PC的傳輸性能，FPGA負(fù)責(zé)多串口數(shù)據(jù)的采集以及對(duì)CYUSB3014的控制。

　　1 EZ-USB3.0 FX3與FPGA接口設(shè)計(jì)

　　1.1系統(tǒng)框架

　　整個(gè)多串口數(shù)據(jù)采集與傳輸系統(tǒng)框圖如圖1所示。圖中虛線部分為該系統(tǒng)的硬件框圖，整個(gè)系統(tǒng)由3部分組成，USB3.0芯片選擇了業(yè)界性能表現(xiàn)最好的Cypress的CYUSB3014芯片(簡稱FX3芯片)，理論上通信速率可達(dá)4.8Gb/s，該芯片除了擁有GPIF2.0接口可方便與外設(shè)進(jìn)行通信外，還有標(biāo)準(zhǔn)的SPI、UART、I2C、I2S與外設(shè)進(jìn)行通信;FPGA采用了Cyclone3C40系列的芯片，邏輯資源、片上RAM以及I/O腳數(shù)目都能充分滿足本系統(tǒng)設(shè)計(jì);80路485傳輸芯片采用了ADI的ADM3485E，是一款3.3V低功耗數(shù)據(jù)收發(fā)器，提供±15kV的ESD保護(hù)，適用于多點(diǎn)總線線路的半雙工通信。共模輸入范圍-7V~+12V，數(shù)據(jù)速率可達(dá)12Mb/s，能滿足本系統(tǒng)的設(shè)計(jì)要求。

　　圖1多串口數(shù)據(jù)傳輸系統(tǒng)框圖

　　1.2 FX3與FPGA的通信設(shè)計(jì)

　　FX3與FPGA通信主要分為兩類：

　　(1)FX3對(duì)FPGA的配置信息：PC通過FX3將串口的相關(guān)信息發(fā)送給FPGA，如各串口的奇偶校驗(yàn)、波特率、空閑位、每路的統(tǒng)計(jì)信息等配置，此類信息數(shù)據(jù)量比較小;

　　(2)FX3與FPGA的大容量數(shù)據(jù)通信：FPGA將485采集的數(shù)據(jù)通過FX3傳輸?shù)絇C.

　　為了有效地利用FX3的超高速數(shù)據(jù)傳輸特性，針對(duì)這兩種不同的數(shù)據(jù)類型，本設(shè)計(jì)將兩種數(shù)據(jù)通道分開設(shè)計(jì)，其中配置信息較少，而采集的485數(shù)據(jù)容量很大，為了不使配置信息數(shù)據(jù)打斷485數(shù)據(jù)通道，將配置信息和數(shù)據(jù)信息通過兩個(gè)獨(dú)立的通道進(jìn)行傳輸，其中配置信息采用了通過FX3的UART和FPGA進(jìn)行通信，通信格式如下：

　?、貳Z-USB向FPGA發(fā)送命令格式

　　②FPGA返回命令格式

　　FX3每發(fā)一條配置參數(shù)給FPGA，F(xiàn)PGA都會(huì)返回相應(yīng)配置回應(yīng)，并通知FX3可以繼續(xù)發(fā)送下一條配置信息，在配置信息都發(fā)送完成后，F(xiàn)X3最后會(huì)發(fā)送一條配置完成命令，此時(shí)FPGA會(huì)啟動(dòng)外圍接口電路進(jìn)入正常的數(shù)據(jù)采集過程。

　　2 USB3.0芯片固件設(shè)計(jì)

　　Cypress公司為USB3.0芯片提供了一個(gè)開發(fā)包，其中包括了典型的固件代碼。對(duì)USB3.0芯片固件的設(shè)計(jì)，可利用EZ-USBFX3固件函數(shù)庫簡化加速USB3.0固件程序的開發(fā)。固件程序主要完成的工作有：初始化、處理標(biāo)準(zhǔn)的USB設(shè)備請(qǐng)求及USB掛起時(shí)的電源管理等。任務(wù)循環(huán)的流程圖如圖2所示。

　　圖2任務(wù)循環(huán)流程圖

　　3 FPGA邏輯設(shè)計(jì)

　　FPGA采用了Altera公司的CycloneIII系列的3C40-C8，其邏輯門數(shù)有200萬門左右，最高工作頻率可以達(dá)到300MHz.整個(gè)工程使用了Verilog語言編寫，整個(gè)工程的綜合、布局布線都是在Quartus11.0版本下進(jìn)行，仿真軟件使用Modelsim6.5se版本。本設(shè)計(jì)中FPGA邏輯設(shè)計(jì)主要包括485數(shù)據(jù)采集模塊及與FX3的讀寫時(shí)序控制邏輯，整個(gè)工程使用邏輯單元，片上RAM使用率接近系統(tǒng)的95%，整個(gè)系統(tǒng)工作頻率為100MHz.