色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > 一種節(jié)能型可升級異步FIFO的FPGA實現

          一種節(jié)能型可升級異步FIFO的FPGA實現

          作者: 時間:2014-11-25 來源:網絡 收藏

            現代數字系統(tǒng)中,異步是一種被廣泛應用于跨時鐘域進行數據傳輸的有效方式。異步主要應用于兩種不同時鐘域的數據傳輸,這意味著數據的寫入在一個時鐘域,而數據的讀出卻在另一個時鐘域,兩個時鐘完全異步[1]?,F代通信系統(tǒng)中,特別是在移動通信系統(tǒng)中,人們對于節(jié)能型的產品提出了更高的要求。隨著技術的發(fā)展,的技術、性能、穩(wěn)定性等指標已經得到很大提高,同時廠商為不同的應用開發(fā)提供了各種IP核,大大減少了產品的開發(fā)周期,在各大廠商中,Xilinx的IP核應用比較廣泛。但其IP核卻沒有關于異步節(jié)能方面的設計。在文獻[2]中對于FIFO的設計有節(jié)能方面的改進,由于其主要應用于ASIC設計,對于FPGA中的應用并不完全適用。

          本文引用地址:http://cafeforensic.com/article/265945.htm

            本文提出了一種更加節(jié)能而且能應用于高速應用的FPGA設計,同時本文提出一種改進的格雷碼二進制碼轉換結構,在此基礎上利用Xilinx的FPGA芯片現有的數字時鐘管理模塊實現節(jié)能方面改進。本文所提出的結構不依賴于現有的IP核,而且可以容易地建立自己的IP核。實際應用中,通過FPGA與DSP進行數據傳輸可工作于高達100/153.6 MHz讀/寫時鐘域。

            1 FIFO的主要結構

            1.1 主要的FIFO結構

            在所有FIFO結構中,首先要提到的是單時鐘域的同步FIFO,雖然同步FIFO在現在的實際應用中很少被使用,但是其結構將有助于理解兩個時鐘域的異步FIFO的實現。主要有線性結構的FIFO和線性可調結構的FIFO[2]。其結構圖如圖1。

            

           

            線性可調FIFO只是在線性FIFO的基礎上增加了控制信號以便于容量擴展。從圖1中可以看出,無論線性的FIFO還是線性可調結構的FIFO,都是由一些移位寄存器所組成,其主要優(yōu)點是結構簡單容易實現。從數據的輸入到輸出這一過程看,數據都要經過每個寄存器,當FIFO容量變大時,這類結構的缺點也很突出,如數據從輸入到輸出的延時時間長,而且能耗比較大。

            為了克服以上FIFO結構的缺點,人們提出了很多改善的結構,其中有并行的FIFO、樹型FIFO、折疊型的FIFO[2]、環(huán)型結構的FIFO[1]。在這些結構中,由于環(huán)型的FIFO結構設計相對容易而被廣泛采用。本文實現的是基于環(huán)型的FIFO結構,并在此基礎上進行了節(jié)能型的設計改進,使之應用于現代FPGA中。環(huán)型結構的FIFO是一種雙時鐘域的FIFO結構,數據在不同的時鐘域中傳輸時需要考慮數據傳輸的有效性,同時必需克服數據在不同的時鐘中傳輸時而產生的亞穩(wěn)態(tài)。

            1.2 亞穩(wěn)態(tài)

            數據在傳輸的過程中,接收寄存器收到變化的數據時,數據的改變發(fā)生在時鐘觸發(fā)沿而導致接受數據出現不穩(wěn)定的狀態(tài)[3]稱為亞穩(wěn)態(tài),如圖2上部分所示。因此在異步時鐘之間進行數據傳輸常常會用到同步單元。單字節(jié)同步單元比較簡單,而其常用的同步單元的結構如圖2下半部分所示。在多位的跨時鐘域數據傳輸中,情況比單比特的數據傳輸復雜得多,由于存在多位數據同時變化的情況,為了提高數據傳輸的穩(wěn)定性,采用將二進制碼轉化為格雷碼[2]后傳輸。

            

           

            2 主體結構與具體實現

            本文所采用的結構是基于環(huán)型FIFO結構[1],其整體結構如圖3所示。在圖3中,總線用粗實線表示,其中總線上的數字(如m)表示總線位寬;控制線用虛線表示,輸入、輸出的信號(如FIFO空/滿信號)用細的實線表示,箭頭表示輸入/出方向。從圖3中可以清楚地看出,整個異步FIFO的結構由讀/寫控制模塊、讀/寫同步模塊、讀/寫時鐘控制模塊以及雙口的RAM七個模塊組成。由于采用模塊化的設計結構,以上的結構并不局限于具體的應用,可以很容易設計成實際應用需求的IP核,而且容易升級,相對于傳統(tǒng)的設計,增加的時鐘控制模塊能有效提高能效。

            

          fpga相關文章:fpga是什么



          上一頁 1 2 下一頁

          關鍵詞: FIFO FPGA

          評論


          相關推薦

          技術專區(qū)

          關閉