3. EP2C8Q208C8N 系統(tǒng)板設(shè)計(jì)

　　(1)電源模塊

　　相對(duì)于CPLD而言，此款型號(hào)FPGA增添了1.2V電壓產(chǎn)生電路，作為內(nèi)核電壓。具體電路圖如下所示：

　　(2)時(shí)鐘模塊

　　同CPLD模塊，此處不做過(guò)多闡述。

　　(3)復(fù)位模塊

　　同CPLD模塊，此處不做過(guò)多闡述。

　　(4)JTAG模塊

　　同CPLD模塊，此處不做過(guò)多闡述。

　　(5)ASP模塊

　　ASP模塊作為燒錄pof文件到EPCS中的通道，也是PC通信的接口。具體電路圖如下所示(ASP+JTAG)：

　　(6)PLL模塊

　　本款芯片內(nèi)置2個(gè)PLL，用來(lái)鎖相，來(lái)產(chǎn)生復(fù)合要求的頻率，增加頻率穩(wěn)定性和可靠性。具體電路圖如下所示：

　　(7)EPC4 模塊

　　EPCS4用來(lái)存儲(chǔ)pof文件信息，用來(lái)配置FPGA，相當(dāng)于單片機(jī)中的flash，用來(lái)存儲(chǔ)啟動(dòng)代碼。

　　以上(1)到(7)便是FPGA最小系統(tǒng)版配置，以下是作為系統(tǒng)板外圍配置介紹。本例中以具備SDRAM，SRAM，UART等電路的系統(tǒng)板為題材，其余外設(shè)的具體電路圖介紹如下：

　　(8)按鍵，LED模塊

　　按鍵是設(shè)備用戶控制接口，作為人機(jī)交互接口;LED是指示燈顯示信號(hào)，作為工作狀態(tài)的反饋信號(hào)。具體電路圖如下所示：

　　(9)串口通信模塊

　　串口通信模塊作為與PC的通信接口，通過(guò)純硬件描述語(yǔ)言描述協(xié)議或者UART IP核的應(yīng)用，來(lái)完成硬件與PC機(jī)的通信，人機(jī)交互的終端。具體電路圖如下所示：

　　(10)VGA接口模塊

　　VGA 15 PIN接口是專用于VGA視頻信號(hào)的驅(qū)動(dòng)的。由于FPGA的高速，高精度，VAG的驅(qū)動(dòng)是FPGA最擅長(zhǎng)的功能之一。此模塊同時(shí)采用AD7120KST50視頻轉(zhuǎn)換芯片，把16bit數(shù)字信號(hào)轉(zhuǎn)換為RGB565信號(hào)，從而在硬件上實(shí)現(xiàn)了真彩顯示的要求。具體電路圖如下所示：

　　(11)SDRAM存儲(chǔ)模塊

　　此模塊作為FPGA片上系統(tǒng)(SOPC)的內(nèi)存，同時(shí)也可以作為VGA顯示的顯存，總之有大容量存儲(chǔ)功能，主要完成FPGA海量數(shù)據(jù)的存儲(chǔ)和搬運(yùn)。具體電路圖如下所示：

　　(12)SRAM存儲(chǔ)模塊

　　SRAM是掉電丟失存儲(chǔ)芯片，一般用來(lái)作為液晶顯存，配合VGA刷屏工作;同時(shí)在片上系統(tǒng)中，在容量大小滿足的情況下，也可以作為內(nèi)存使用。本設(shè)計(jì)中為了擴(kuò)大SRAM內(nèi)存，用兩片SRAM串聯(lián)的形式來(lái)達(dá)到目的。具體電路圖如下所示：

　　注意：沒(méi)有用nand flash的原因，是因?yàn)镋PCS4，EPCS16對(duì)于一般的片上系統(tǒng)而言，已經(jīng)足夠滿足了代碼的容量，因此，對(duì)于一般應(yīng)用，可以省略該IC，降低成本。

　　4. FPGA系統(tǒng)板Layout注意事項(xiàng)

　　(1)每一個(gè)VCC的去耦電容要盡可能靠近IO，來(lái)達(dá)到更好的去耦效果

　　(2)JTAG 接口4條信號(hào)線要大致等長(zhǎng)，以保證時(shí)序的準(zhǔn)確性

　　(3)ASP接口信號(hào)線要大致等長(zhǎng)，以保證時(shí)序的準(zhǔn)確性

　　(4)EPCS信號(hào)線與FPGA之間的連線要等長(zhǎng)，以保證時(shí)序的準(zhǔn)確性

　　(5)晶振盡可能靠近IC，CLK輸入信號(hào)線不能與IO信號(hào)線平行

　　(6)電源盡量做到數(shù)模隔離，減少干擾

　　(7)必要時(shí)在電源輸入加上反接電源。

　　(8)按鍵輸入可以接在全局時(shí)鐘CLK上，在節(jié)約IO的基礎(chǔ)上，滿足信號(hào)的同時(shí)性。

　　(9)SDRAM數(shù)據(jù)線，地址線保持基本等長(zhǎng)，以保證時(shí)序的準(zhǔn)確性。

　　(10)SRAM數(shù)據(jù)線，地址線保持基本等長(zhǎng)，以保證時(shí)序的準(zhǔn)確性。

　　(11)ADV7120信號(hào)線要求等長(zhǎng)，保證RGB565信號(hào)的完善。

　　5. FPGA系統(tǒng)板實(shí)物圖

　　若有需要參考原理圖的讀者，請(qǐng)下載Bingo設(shè)計(jì)的原理圖，下載地址為：http://www.chinaaet.com/lib/detail.aspx?id=86263

　　Cyclone II

　　Cyclone III