6.7 片上邏輯分析儀(ChipScope Pro)使用技巧

　　在FPGA的調(diào)試階段，傳統(tǒng)的方法在設(shè)計(jì)FPGA的PCB板時(shí)，保留一定數(shù)量的FPGA管腳作為測(cè)試管腳。在調(diào)試的時(shí)候?qū)⒁獪y(cè)試的信號(hào)引到測(cè)試管腳，用邏輯分析儀觀察內(nèi)部信號(hào)。

　　這種方法存在很多弊端：一是邏輯分析儀價(jià)格高昂，每個(gè)公司擁有的數(shù)量有限，在研發(fā)期間往往供不應(yīng)求，影響進(jìn)度;二是PCB布線后測(cè)試腳的數(shù)量就確定了，不能靈活地增加，當(dāng)測(cè)試腳不夠用時(shí)會(huì)影響測(cè)試，測(cè)試管腳太多又影響PCB布局布線。

　　ChipScope Pro是ISE下一款功能強(qiáng)大的在線調(diào)試工具。面對(duì)這些問題，ChipScope Pro都可以有效地解決。

　　6.7.1 ChipScope Pro概述

　　ChipScope Pro是針對(duì)Xilinx Virtex-II pro/ Virtex/ Virtex-II/ Virtex-EM/ Spartan-IIE/ Spartan-IIE 系列FPGA的在線片內(nèi)信號(hào)分析工具。它的主要功能是通過JTAG口，在線實(shí)時(shí)讀取FPGA的內(nèi)部信號(hào)。

　　ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam，根據(jù)用戶設(shè)定的觸發(fā)條件將信號(hào)實(shí)時(shí)地保存到這些BlockRam中，然后通過JTAG口傳送到計(jì)算機(jī)，最后在計(jì)算機(jī)屏幕上顯示出時(shí)序波形。ChipScope Pro應(yīng)用的框圖如圖6.34所示。

　　圖6.34 ChipScope Pro應(yīng)用框圖

　　其中ILA、ICON是為了使用ChipScope Pro觀察信號(hào)而插入的核。ChipScope Pro工作時(shí)一般需要用戶設(shè)計(jì)中實(shí)例化兩種核：一是集成邏輯分析儀核(ILA core，Integrate Logic Analyzer core)，該核主要用于提供觸發(fā)和捕獲的功能;二是集成控制核(ICON core，Integrated Contorller core)，負(fù)責(zé)ILA core和邊界掃描端口(JTAG)的通信。

　　一個(gè)ICON core可以連接1～15個(gè)ILA core。ChipScope Pro工作時(shí)，ILA core根據(jù)用戶設(shè)置的觸發(fā)條件捕獲數(shù)據(jù)，然后在ICON core控制下，通過邊界掃描端口上傳到計(jì)算機(jī)，最后用ChipScope Pro Analyzer顯示信號(hào)波形。

　　6.7.2 ChipScope Pro設(shè)計(jì)流程

　　ChipScope Pro工具箱中包含了3個(gè)工具：ChipScope Pro Core Generator、ChipScope Pro Core Inserter、ChipScope Pro Analyzer，使用ChipScope Pro在線調(diào)試工具的FPGA設(shè)計(jì)流程如圖6.35所示。

　　由上述流程可知，ChipScope Pro有兩種使用方法。

　　第一種是由ChipScope Pro Core Generator根據(jù)設(shè)定條件生成在線邏輯分析儀IP核，包括ICON core、ILA core、ILA/ATC core和IBA/OPB core等，之后設(shè)計(jì)人員在原HDL代碼中實(shí)例化這些核，然后進(jìn)行綜合、布局布線、下載配置文件，就可以利用ChipScope Pro Analyzer設(shè)定的觸發(fā)條件，觀察信號(hào)波形。

　　第二種是原代碼完成綜合后，由ChipScope Core Inserter工具插入ICON core和ILA core等核，它能自動(dòng)完成在設(shè)計(jì)網(wǎng)表中插入這些核的工作，而不用手動(dòng)在HDL代碼中實(shí)例化這些核，在實(shí)際中應(yīng)用的比較多，也是推薦大家使用的方法。下面就重點(diǎn)介紹ChipScope Pro Core Inserter和ChipScope Pro Analyzer的使用，這里以ChipScope Pro 8.2i為例來介紹。