FPGA助力節(jié)能技術(shù)

　　在前面的幾個例子中，設(shè)計的主要目的是為了增強(qiáng)應(yīng)用處理器本身的互連或功能。但這些基于FPGA的解決方案還提供了另一個重要的好處：使得MCU或ASSP無需同時執(zhí)行一個或多個計算密集型任務(wù)，從而節(jié)省了有限的處理器資源。

　　但是，在許多情況下，這些設(shè)計的功耗降低具有更重要的意義。例如，圖3中的設(shè)計包含了一個硬件屏幕刷新功能，其僅需消耗傳統(tǒng)處理器內(nèi)核所需功率的一小部分。同樣，圖4中的一些小尺寸、低功耗FPGA邏輯器件獨(dú)立于主機(jī)處理器執(zhí)行圖像處理任務(wù)，這使得主機(jī)處理器大部分時間可處于節(jié)能睡眠模式。

　　下面探討的許多應(yīng)用都使用這種節(jié)能設(shè)計方法，適用于大多數(shù)有低功耗需求的可穿戴應(yīng)用。

　　FPGA可加速設(shè)計升級和新設(shè)計實現(xiàn)

　　可穿戴電子設(shè)備發(fā)展迅速，每一代新產(chǎn)品都比上一代添加了更多的功能和特性。在這些應(yīng)用中，小尺寸、低成本的FPGA經(jīng)常被用來擴(kuò)展可穿戴式設(shè)備應(yīng)用處理器的基本功能。

　　許多現(xiàn)代的微控制器都有強(qiáng)大的計算能力來管理傳感器和處理其產(chǎn)生的數(shù)據(jù)，并將它與其他數(shù)據(jù)流進(jìn)行整合。但使用微控制器來完成這些工作會占用寶貴的I/O資源，并要求處理器長時間處于工作狀態(tài)，從而會影響電池壽命。

　　而FPGA可以用來創(chuàng)建半自主的I/O模塊，能夠從多個傳感器收集數(shù)據(jù)，并在沒有處理器干預(yù)的情況下完成其他高級功能。“永遠(yuǎn)在線”的低功耗計步器采用3軸加速度計作為主要傳感器，記錄佩戴者的步數(shù)，計算所走的距離并測定燃燒的卡路里以及運(yùn)動時間。

　　在該設(shè)計中，一些FPGA邏輯單元被配置用作加速度計的I2C接口和應(yīng)用處理器SP I/O總線之間的橋接。其他的FPGA功能塊用于配置和管理加速度計?？删幊踢壿嬕部梢杂糜谔幚碓嫉募铀俣扔嫈?shù)據(jù)，針對帶有噪聲的數(shù)據(jù)流采用統(tǒng)計學(xué)濾波和步數(shù)檢測算法。FPGA的另一部分功能是用來緩存得到的步數(shù)和加速度信息，直到主機(jī)處理器從低功耗睡眠狀態(tài)喚醒并收集這些數(shù)據(jù)。采用可編程邏輯內(nèi)核來執(zhí)行這些計算密集型任務(wù)，可使應(yīng)用處理器長時間處于睡眠模式，從而有助于減少計步器的功耗。通過FPGA實現(xiàn)這些功能也使設(shè)計人員能夠在不影響計步器的性能和精度的情況下，使用更簡單、更低功耗的微控制器。

　　FPGA提供可擴(kuò)展的解決方案

　　采用FPGA的另一個優(yōu)點(diǎn)是，F(xiàn)PGA廠商通常會提供一系列類似的器件，每個器件有不同的可編程邏輯和I/O組合。使用FPGA作為ASIC的補(bǔ)充或替代，設(shè)計工程師可以選擇他們目前所需的邏輯門數(shù)量，開發(fā)大小合適的解決方案。

　　由于同一FPGA系列的器件共享參數(shù)、特性和開發(fā)資源，各種邏輯密度和I/O配置選擇使得制造商可以采取“升級時再購買”的策略，為現(xiàn)有的設(shè)計添加新的功能，或重組現(xiàn)有的功能開發(fā)新的產(chǎn)品。由于同一系列器件共享通用的工具鏈和IP庫，設(shè)計工程師可以迅速將升級和后續(xù)設(shè)計從設(shè)想變?yōu)楫a(chǎn)品推向市場。

　　總結(jié)

　　可穿戴設(shè)備的標(biāo)準(zhǔn)架構(gòu)、功能集和專用芯片的缺失為本來就面臨緊張成本、功耗和尺寸約束的移動消費(fèi)電子設(shè)計帶來了許多前所未有的挑戰(zhàn)。本文介紹了FPGA能夠通過一些簡單的方法幫助設(shè)計工程師解決上述問題，例如：為現(xiàn)有微控制器、傳感器、顯示器等之間的接口橋接，為現(xiàn)有的微控制器和ASSP添加新的互連和功能，以及在某些情況下提供了一種替代ASIC或SoC的選擇。

　　由于其靈活性、可擴(kuò)展性和較低的解決方案成本，F(xiàn)PGA為許多類型的產(chǎn)品重新定義了傳統(tǒng)的設(shè)計周期，為設(shè)計工程師提供了許多超越傳統(tǒng)ASIC的優(yōu)點(diǎn)。