作為包括這些計(jì)算的示例，一塊雙層板可能用20 mil寬(W)、1盎司(T=1.4)的銅走線，并由10 mil (H) FR-4 (­­εr= 4.0)的介電材料分離。結(jié)果，該微帶線的阻抗為50 Ω左右。對(duì)于其他標(biāo)準(zhǔn)阻抗(如75Ω的視頻標(biāo)準(zhǔn)阻抗)，使"W"調(diào)整為8.3 mil左右即可。

　　微帶線設(shè)計(jì)的一些指導(dǎo)原則

　　本例涉及到一個(gè)有趣且微妙的要點(diǎn)。參考文獻(xiàn)2討論了與微帶PCB阻抗相關(guān)的有用指導(dǎo)原則。若介電常數(shù)為4.0 (FR-4)，結(jié)果顯示，當(dāng)W/H為2/1時(shí)，阻抗將接近50Ω­(與第一個(gè)示例類似，其中，W = 20 mil)。

　　仔細(xì)的讀者會(huì)發(fā)現(xiàn)，根據(jù)等式3預(yù)測(cè)，Zo應(yīng)為46Ω­左右，與參考文獻(xiàn)2提到的精度(>5%)相吻合。IPC微帶線等式在50Ω­與100 ­Ω之間最精確，但當(dāng)阻抗低于或超過(guò)該范圍時(shí)，其精度則大幅下降。

　　根據(jù)等式5，也可以計(jì)算微帶線的傳播延遲。這是微帶信號(hào)走線的單向通過(guò)時(shí)間。有趣的是，對(duì)于給定的幾何模型，延遲常數(shù)(單位：ns/ft)僅為介電常數(shù)而非走線維度的函數(shù)(見參考文獻(xiàn)6)。請(qǐng)注意，這可以帶來(lái)極大的便利。意味著，當(dāng)給定PCB基板(并給定­εr)時(shí)，各種阻抗線路的傳播延遲常數(shù)是固定不變的。

　　等式5

　　該延遲常數(shù)也可以ps/in為單位，這樣更適用于小型PCB。即：

　　等式6

　　因此，舉例來(lái)說(shuō)，對(duì)于PCB介電常數(shù)4.0，不難發(fā)現(xiàn)微帶線的延遲常數(shù)約為1.63 ns/ft，合136 ps/in。這兩條額外的準(zhǔn)則對(duì)于設(shè)計(jì)PCB走線中信號(hào)的時(shí)序具有參考意義。

　　對(duì)稱帶狀線PCB傳輸線路

　　從多種角度來(lái)看，多層PCB是一種更好的PCB設(shè)計(jì)方法。在這種模式下，信號(hào)走線嵌入電源層與接地層之間，如圖3中的橫截面視圖所示。低阻抗交流接地層和嵌入的信號(hào)走線形成一條對(duì)稱帶狀線傳輸線路。

　　從圖中可以看出，高頻信號(hào)走線的電流回路直接位于接地層/電源層上的信號(hào)走線的上方和下方。因此，高頻信號(hào)被完全限制在PCB板內(nèi)部，結(jié)果使放射降至最低，為輸入雜散信號(hào)提供了天然的屏障。

　　Figure 3: A Symmetric Stripline Transmission Line With Defined Impedance is Formed by a PCB Trace of Appropriate Geometry Embedded Between Equally Spaced Ground and/or Power Planes

　　該設(shè)計(jì)的特性阻抗同樣取決于幾何圖形以及PCB介電質(zhì)的­­εr。該帶狀傳輸線路的ZO可表示為：

　　等式7