節(jié)能策略

　　基于上述PSC制定出的自主硬件節(jié)能方案包括電源門控(數(shù)據(jù)不被保留)、時鐘門控(數(shù)據(jù)在正常操作時被保留)和DVFS(同步電壓及頻率調(diào)整)。DVFS僅用于整個內(nèi)核，或類似于DMS控制器、互連網(wǎng)絡(luò)、緩存體、輸入輸出緩沖器或FPU的片上計算單元這樣的一個芯片級組件(圖3)。但是，對于內(nèi)核中的組件和芯片級組件而言，電源和時鐘門控均適用。圖4顯示了推薦的核內(nèi)(局部電源管理)級和全局芯片級分層節(jié)能架構(gòu)。在圖4中的虛線上方，局部電源管理單元在內(nèi)核中運行，對電源狀態(tài)寄存器(PSR，與不同的PSC相關(guān))中的內(nèi)容進行監(jiān)控，執(zhí)行節(jié)能算法，以及對相應(yīng)電源控制寄存器(PCR)當(dāng)中的數(shù)值進行修改以激活或關(guān)閉節(jié)能模式。片上模擬電壓調(diào)節(jié)器和時鐘調(diào)節(jié)器將讀取PCR中的內(nèi)容，并通過讀取的數(shù)據(jù)對PSC上的DVFS、電源門控、時鐘門控進行控制。請注意，LPMU并不直接控制整個內(nèi)核中的節(jié)能單元(如DVFS)。反之，LPMU將通過內(nèi)核控制狀態(tài)寄存器(CSR)向全局電源管理單元(GPMU)發(fā)送信號，CSR轉(zhuǎn)而通過內(nèi)核控制寄存器(CCR)實現(xiàn)內(nèi)核級節(jié)能。內(nèi)核中的電源狀態(tài)寄存器通過陷阱邏輯和解碼器進行更新，當(dāng)需要進行特定中斷服務(wù)或要對特定指令進行解碼時，陷阱邏輯和解碼器將會發(fā)出PSC即將激活的信號。同樣，PSC也可以對自身的PSR進行更新，從而在系統(tǒng)長時間不工作(空閑或阻塞狀態(tài)，最好在內(nèi)核中對其進行局部監(jiān)控)時發(fā)出即將節(jié)能的信號。

　　圖3：自主硬件節(jié)能邏輯的架構(gòu)

　　圖4：全局電源管理單元

　　在圖4中的虛線下方及內(nèi)核外部是芯片級GPMU，它將會讀取片上傳感器上熱點和電源接地噪聲(它們是全局可觀測現(xiàn)象)的數(shù)據(jù)，并為內(nèi)核及其他芯片級組件做出相應(yīng)的智能節(jié)能決定。GPMU通過內(nèi)核狀態(tài)寄存器(CSR)和內(nèi)核控制寄存器(CCR)與內(nèi)核及其他組件進行交互。整個內(nèi)核的電源門控、時鐘門控以及DVFS通過GPMU進行控制。圖5展示了GPMU的交互(CR和SR分別表示控制寄存器和狀態(tài)寄存器)。請注意，本文在邏輯上將所有芯片級組件都視為內(nèi)核。

　　案例研究：英特爾迅馳中的節(jié)能

　　英特爾迅馳雙核處理器(Core Duo)局部采用了自主電源管理方案，它是英特爾公司針對移動市場開發(fā)的首款通用芯片多處理(CMP)商用嵌入式處理器。這種內(nèi)核可實現(xiàn)兩個主要目標(biāo)：首先，在平臺所能承受的最高溫度下實現(xiàn)性能的最大化;其次，電池的續(xù)航能力比前幾代處理器更強。

　　操作系統(tǒng)將英特爾雙核處理器視為兩個獨立的執(zhí)行單元，但在與電源管理相關(guān)的所有操作中，平臺則將整個處理器視為單一實體。英特爾選擇將內(nèi)核電源管理與整個CPU和平臺的電源管理分開。為了實現(xiàn)這個目標(biāo)，必須讓電源及溫度控制單元成為內(nèi)核邏輯單元的一部分，而不是像以往那樣作為芯片組的一部分。將電源及溫度管理數(shù)據(jù)流遷移至處理器后，就可以采用一種允許所有內(nèi)核根據(jù)自身需求請求節(jié)能狀態(tài)的硬件協(xié)調(diào)機制，從而最大化單個內(nèi)核的節(jié)能效果。CPU將按照兩個內(nèi)核請求中的最低標(biāo)準(zhǔn)確定并進入相應(yīng)的節(jié)能狀態(tài)，例如芯片組電源管理硬件和數(shù)據(jù)流的單一CPU實體。由此，軟件可以按照ACPI協(xié)議對每個內(nèi)核單獨進行管理，而實際的電源管理則遵守平臺和CPU的共享資源限制條件。多核處理器內(nèi)核之間的相關(guān)性較復(fù)雜，內(nèi)核對系統(tǒng)級參數(shù)的作用還不確定，而且ACPI電源管理協(xié)議也不是針對如此復(fù)雜的多核處理器而開發(fā)的。因此，需要開發(fā)一種新型的電源管理方案，這樣的方案必須能在新興的多核嵌入式處理器中將硬件節(jié)能邏輯和由操作系統(tǒng)控制的調(diào)度更好地整合到一起。

　　英特爾推出的雙核處理器被分割成三個域。內(nèi)核、各內(nèi)核的一級緩存以及局部溫度管理邏輯單元作為電源管理域獨立運行。此外，包括二級緩存、總線接口及中斷控制器在內(nèi)的共享資源形成另一個電源管理域。所有域?qū)⒐蚕硗粋€電源平面和同一個單核PLL，因此均在相同的頻率和電平下運行。與細(xì)粒度節(jié)能方案相比，這是一個基本限制。但是，每個域都有獨立的時鐘分配(主干(spine))。內(nèi)核的時鐘分布主線單獨進行門控，從而實現(xiàn)最基本的內(nèi)核級節(jié)能方案。只有在兩個內(nèi)核都處在空閑狀態(tài)且沒有共享操作(總線操作和緩存訪問)的情況下，才能對資源共享主干進行門控。若需要，即使在兩個內(nèi)核的時鐘都停止的情況下，也可以將資源共享時鐘保持在活躍狀態(tài)，以便進行L2偵聽和中斷控制器信息分析。英特爾Core Duo技術(shù)還引入了包括L2動態(tài)調(diào)整在內(nèi)的增強型電源管理特性。為了實現(xiàn)節(jié)能，系統(tǒng)必須進入更低電壓的空閑狀態(tài)，而為了達到這一目的，必須動態(tài)地調(diào)整/關(guān)閉L2緩存，從而為DeepC4狀態(tài)做準(zhǔn)備。