電路板設(shè)計(jì)是一項(xiàng)關(guān)鍵而又耗時(shí)的任務(wù)，出現(xiàn)任何問(wèn)題都需要工程師逐個(gè)網(wǎng)絡(luò)逐個(gè)元件地檢查整個(gè)設(shè)計(jì)?？梢哉f(shuō)電路板設(shè)計(jì)要求的細(xì)心程度不亞于芯片設(shè)計(jì)。

　　典型的電路板設(shè)計(jì)流程由以下步驟組成：

　　前面三個(gè)步驟花的時(shí)間最多，因?yàn)?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/原理圖">原理圖檢查是一個(gè)手工過(guò)程。想像一個(gè)具有1000條甚至更多連線(xiàn)的SoC電路板。人工檢查每一根連線(xiàn)是冗長(zhǎng)乏味的一項(xiàng)任務(wù)。事實(shí)上，檢查每根連線(xiàn)幾乎是不可能的，因而會(huì)導(dǎo)致最終電路板出問(wèn)題，比如錯(cuò)誤的連線(xiàn)、懸浮節(jié)點(diǎn)等。

　　原理圖捕獲階段一般會(huì)面臨以下幾類(lèi)問(wèn)題：

　　●下劃線(xiàn)錯(cuò)誤：比如APLLVDD和APLL_VDD

　　●大小寫(xiě)問(wèn)題：比如VDDE和vdde

　　●拼寫(xiě)錯(cuò)誤

　　●信號(hào)短路問(wèn)題

　　●……還有許多

　　為了避免這些錯(cuò)誤，應(yīng)該有種方法能夠在幾秒的時(shí)間內(nèi)檢查完整個(gè)原理圖。這個(gè)方法可以用原理圖仿真來(lái)實(shí)現(xiàn)，而原理圖仿真在目前的電路板設(shè)計(jì)流程中還很少見(jiàn)到。通過(guò)原理圖仿真可以在要求的節(jié)點(diǎn)觀察最終輸出結(jié)果，因此它能自動(dòng)檢查所有連接問(wèn)題。

　　下面通過(guò)一個(gè)項(xiàng)目實(shí)例進(jìn)行解釋?？紤]電路板的一個(gè)典型框圖：

　　圖1

　　在復(fù)雜的電路板設(shè)計(jì)中，連線(xiàn)數(shù)量可能達(dá)到數(shù)千條，而極少量的更改很可能浪費(fèi)許多時(shí)間去檢查。

　　原理圖仿真不僅能節(jié)省設(shè)計(jì)時(shí)間，而且能提高電路板質(zhì)量，并且提高整個(gè)流程的效率。

　　一個(gè)典型的待測(cè)設(shè)備(DUT)具有以下一些信號(hào)：

　　圖2

　　待測(cè)設(shè)備在經(jīng)過(guò)某些預(yù)調(diào)整后會(huì)有各種各樣的信號(hào)，并且有各種模塊，如穩(wěn)壓器、運(yùn)放等，用于信號(hào)調(diào)整?？紤]通過(guò)穩(wěn)壓器得到的一個(gè)供電信號(hào)例子：

　　圖3：樣例電路板的原理圖。