在DC-DC電源管理芯片中，電壓的穩(wěn)定尤為重要，因此需要在芯片內(nèi)部集成欠壓鎖定電路來提高電源的可靠性和安全性。對(duì)于其它的集成電路，為提高電路的可靠性和穩(wěn)定性，欠壓鎖定電路同樣十分重要。

　　傳統(tǒng)的欠壓鎖定電路要求簡單、實(shí)用，但忽略了欠壓鎖定電路的功耗，使系統(tǒng)在正常工作時(shí)，仍然有較大的靜態(tài)功耗，這樣就降低了電源的效率，并且無效的功耗增加了芯片散熱系統(tǒng)的負(fù)擔(dān)，影響系統(tǒng)的穩(wěn)定性。

　　基于傳統(tǒng)的欠壓鎖定電路，本文提出一種CMOS工藝下的低壓低靜態(tài)功耗欠壓鎖定電路，并通過HSPICE仿真。此電路可以在1.5V～6V的電源電壓范圍下工作，閾值可調(diào)，翻轉(zhuǎn)速度很快。電源電壓正常工作時(shí)，此電路的靜態(tài)功耗可低于2μW。此電路結(jié)構(gòu)簡單，用標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)容易，可用于由電池供電的電源管理芯片或便攜設(shè)備中作欠壓保護(hù)電路。

　　1欠壓鎖定電路工作原理

　　欠壓鎖定電路的基本原理圖如圖1所示。電路包括電壓采樣電路、比較器、輸出緩沖器和反饋回路。Vcc為待檢測(cè)的電源電壓，電阻R2、R3、R4組成Vcc的分壓采樣電路，實(shí)現(xiàn)對(duì)Vcc的采樣;NMOS開關(guān)管MNl和電阻R1構(gòu)成比較器，對(duì)采樣電壓和MNl的VTH進(jìn)行比較，并輸出比較結(jié)果;反向器INV1和INV2組成緩沖器電路，可對(duì)比較器的輸出波形進(jìn)行整形和緩沖，提高電路的負(fù)載能力;PMOS開關(guān)管MP1構(gòu)成正反饋回路，可以實(shí)現(xiàn)電路的遲滯功能，防止電路在Vcc的閾值附近振蕩，增加系統(tǒng)的穩(wěn)定性。調(diào)整R2、R3、R4的大小可實(shí)現(xiàn)不同閾值和遲滯量的Vcc欠壓保護(hù)。

　　欠壓鎖定電路結(jié)構(gòu)簡單，工作電壓范圍寬，適應(yīng)性強(qiáng)，且無需額外的基準(zhǔn)電壓[2]，因此有著廣泛的應(yīng)用。電路正常工作時(shí)，MN1導(dǎo)通，流過R1的電流I1作為比較器的灌電流，全部流經(jīng)MN1到地。為使電路性能可靠，有較好的響應(yīng)速度，電流I1通常需5μA～10μA。靜態(tài)時(shí)該電流為無效用電流，增加了系統(tǒng)的功耗，浪費(fèi)了電源的能量，對(duì)系統(tǒng)的效率、散熱及穩(wěn)定性產(chǎn)生了不好的影響，并且其響應(yīng)速度也不夠快。如果用增大R1的阻值減小電流I1的大小，雖然可以降低功耗，但減慢了電路的響應(yīng)速度，并嚴(yán)重影響了電路的穩(wěn)定性，因此需要對(duì)該電路作進(jìn)一步的改進(jìn)。

　　2改進(jìn)的電路

　　改進(jìn)的電路如圖2所示，電路結(jié)構(gòu)由采樣、先導(dǎo)控制、比較器、遲滯反饋回路、加速響應(yīng)電路、緩沖器六部分構(gòu)成。電阻R1、R2、R3、R4構(gòu)成分壓電阻網(wǎng)絡(luò)實(shí)現(xiàn)對(duì)Vcc的采樣;MNl、R5、INVl組成先導(dǎo)控制電路，實(shí)現(xiàn)對(duì)比較器灌電流的控制;MN2、R6、MP2組成比較器，實(shí)現(xiàn)采樣電壓與MN2的VTH比較;MP1構(gòu)成正反饋回路，可實(shí)現(xiàn)Vcc的遲滯功能;INV2、MP3、R7構(gòu)成正反饋回路，可加速比較器的翻轉(zhuǎn)，從而提高電路的響應(yīng)速度;SCHMITT觸發(fā)器和INV3是緩沖電路，對(duì)比較器的輸出波形進(jìn)行緩沖和整形，SCHMITT觸發(fā)器的結(jié)構(gòu)如圖3所示，其工作原理詳見參考文獻(xiàn)[3];另外，電容C1起濾波和儲(chǔ)能作用。

　　本電路通過低功耗的先導(dǎo)控制電路控制電流較大的比較器的灌電流，使比較器只有在狀態(tài)發(fā)生翻轉(zhuǎn)時(shí)有微弱的電流流過MN2。在其余時(shí)間，無論比較器是輸出高電平還是低電平，都沒有電流流過MN2，也就是說使電路無論是在正常工作狀態(tài)還是在欠壓鎖定狀態(tài)，比較器都不消耗功率，這樣就可以把電路的靜態(tài)功耗降到最低。為了加快比較器的翻轉(zhuǎn)速度，可通過先導(dǎo)控制電路和加速響應(yīng)電路來實(shí)現(xiàn)。在Vcc電壓升高過程中，當(dāng)電壓較低時(shí)，由于MNl、MN2截止，D電位處于高電位，可通過先導(dǎo)控制電路使MP2導(dǎo)通，同時(shí)MP3也導(dǎo)通，給電容C1充電，使G點(diǎn)的電壓等于Vcc，使輸出端為高電平，電路處于欠壓鎖定狀態(tài);隨著Vcc電壓升高，由于B點(diǎn)的電壓高于C點(diǎn)的電壓，使MNl比MN2先導(dǎo)通，先導(dǎo)控制電路使MP2截止，使比較器的灌電流消失，此時(shí)由于電容C1沒有放電回路，使G點(diǎn)保持高電平，電路仍處于欠壓鎖定狀態(tài);當(dāng)Vcc進(jìn)一步上升使C點(diǎn)的電壓高于MN2的閾值時(shí)，MN2導(dǎo)通，由于沒有灌電流的作用，MN2迅速給C1放電，使G點(diǎn)電壓迅速下降到0V，電路解除欠壓鎖定，進(jìn)入正常工作狀態(tài)，此時(shí)MP1導(dǎo)通，R1被短接。此后Vcc繼續(xù)升高，先導(dǎo)控制電路使MP2保持截止?fàn)顟B(tài)，使電路保持在正常工作狀態(tài)。由于比較器中沒有灌電流，比較器的靜態(tài)功耗為零。因此Vcc電壓在上升過程中，其閾值為：

　　在Vcc電壓下降使電路由正常工作狀態(tài)轉(zhuǎn)為欠壓鎖定狀態(tài)的過程中，由于MN2截止之后的很短時(shí)間內(nèi)，MNl仍然導(dǎo)通，使MP2仍處于截止?fàn)顟B(tài)，電容C1無放電回路，G點(diǎn)仍處于低電平，電路仍處于正常工作狀態(tài)，此時(shí)，比較器的靜態(tài)功耗也為零;此后MN1截止，使MP1導(dǎo)通，MN2仍處于截止，由于灌電流的作用，使G點(diǎn)電壓高，通過INV2、MP3、R7的正反饋?zhàn)饔?，使MP3導(dǎo)通，由于R7阻值較小，使流過MP3、R7的電流較大，G點(diǎn)電壓迅速提升到Vcc，電路進(jìn)入欠壓鎖定狀態(tài);此后，MN2截止，使電路保持欠壓鎖定狀態(tài)，由于比較器中沒有電流流過MN2，因此比較器基本上無靜態(tài)功耗。因此Vcc電壓在下降過程中，其閾值為：

　　如圖2所示，改變電阻R3的大小，可以調(diào)整MN1和MN2導(dǎo)通和截止的時(shí)間次序。為了降低R5、MN1的功耗，應(yīng)增大R5的阻值，減小MN1的W/L，使流過MN1和R5的電流很小。為了減小MN1和MN2制造工藝的不匹配問題，要求MN2由若干個(gè)與NN1相同的NMOS管并聯(lián)構(gòu)成。

　　3HSPICE仿真結(jié)果與分析

　　根據(jù)上面的計(jì)算結(jié)果，采用0.6μm工藝模型，利用Hspice對(duì)電路進(jìn)行模擬仿真。在模擬仿真過程中，各器件的參數(shù)有調(diào)整。在仿真時(shí)，分別增大和減小電源電壓進(jìn)行DC掃描，輸出端的波形如圖4所示，電路的總功耗如圖5所示。

　　從圖4的仿真的波形中可以看出：當(dāng)增大電源電壓時(shí)，電壓低于1.7V為欠壓鎖定;當(dāng)減小電源電壓時(shí)，電壓低于1.65V為欠壓鎖定。仍可進(jìn)一步調(diào)整參數(shù)，以改變電源電壓欠壓閾值。

　　從圖5的仿真波形中可以看出：當(dāng)Vcc的電壓正常時(shí)，電路的總功耗隨著Vcc的升高而增大，當(dāng)Vcc=2.7V時(shí)，總功耗約為2μW，可見電路的靜態(tài)功耗很低。

　　本電路采用標(biāo)準(zhǔn)CMOS工藝，通過先導(dǎo)控制技術(shù)和加速響應(yīng)回路成功地實(shí)現(xiàn)了欠壓鎖定電路的快速響應(yīng)和低靜態(tài)功耗的功能，解決了電路在低功耗和快速響應(yīng)之間的矛盾，可適應(yīng)1.5V～6V的電源電壓工作范圍，且閾值電壓可調(diào)，在低電壓低功耗IC集成電路芯片中，有較大的應(yīng)用價(jià)值。