Cadenc宣布創(chuàng)意電子Global Unichip Corporation完成了臺灣第一個65納米器件的成功出帶。此次65納米出帶的成功進一步加強了GUC服務于全球頂級客戶的先進技術能力。GUC使用了CADENCE Low-Power Solution和SoC Encounter GXL RTL-to-GDSII系統(tǒng)來完成此次出帶。

　　“以65納米工藝技術為目標是當前半導體設計的潮流，”GUC公司總裁兼首席運行官（COO）Jim Lai表示，“成功達到目標需要緊密集成的設計環(huán)境和自動化的低功耗設計方法學。GUC具有先進工藝設計的全面專門技巧，采用了Cadence Low-Power Solution和Encounter 平臺來進行該超過1千萬門的低功耗設計，7周內(nèi)就完成了實現(xiàn)，從而幫助GUC的客戶獲得了明顯的上市時間優(yōu)勢。”

　　本次GUC出帶涉及預定面向生產(chǎn)的一項定制設計。GUC采用了Cadence的SoC Encounter系統(tǒng)、Encounter Conformal技術和具有SI意識的CeltIC納米延遲計算器來設計該芯片。利用SoC Encounter GXL面向  
成品率的設計特性和可制造性能力，加上虛擬CMP和關鍵區(qū)域分析工具，GUC獲得了品質(zhì)更佳的結果。

　　GUC在該項設計中使用的許多工具也是Cadence Logic Design Team Solution的一部分，它使用包涵設計和驗證的集成和整體方法，通過從計劃到閉合的管理和邏輯簽收，幫助邏輯設計團隊提高了進度可預測性。這代表了Cadence整體策略的另一項可交付部分，為特定的工程師團隊提供量身定制的解決方案。