色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          新聞中心

          EEPW首頁 > EDA/PCB > 設計應用 > 一種基于高速超微型單片機的CCD驅動電路設計

          一種基于高速超微型單片機的CCD驅動電路設計

          ——
          作者:南通大學 周根榮 姜平 時間:2007-04-24 來源:電子技術應用 收藏

          作為一種光電轉換器件,由于其具有精度高、分辨率好、性能穩(wěn)定等特點,目前廣泛應用于圖像傳感和非接觸式測量領域。在應用技術中,最關鍵的兩個問題是時序的產(chǎn)生和CCD輸出信號的處理。對于CCD輸出信號,可以根據(jù)CCD像素頻率和輸出信號幅值來選擇合適的片外或片內模數(shù)轉換器;而對于CCD時序,則有幾類常用的產(chǎn)生方法。

          1 常用的CCD時序產(chǎn)生方法

          CCD廠家眾多,型號各異,其驅動時序的產(chǎn)生方法也多種多樣,一般有以下4種:

          (1)數(shù)字電路驅動方法

          這種方法是利用數(shù)字門電路及時序電路直接構建驅動時序電路,其核心是一個時鐘發(fā)生器和幾路時鐘分頻器,各分頻器對同一時鐘進行分頻以產(chǎn)生所需的各路脈沖。該方法的特點是可以獲得穩(wěn)定的高速驅動脈沖,但邏輯設計和調試比較復雜,所用集成芯片較多,無法在線調整驅動頻率。

          (2)EPROM驅動方法

          這種驅動電路一般在EPROM中事先存放所有的CCD時序信號數(shù)據(jù),并由計數(shù)電路產(chǎn)生EPROM的地址使之輸出相應的驅動時序。該方法結構相對簡單、運行可靠,但仍需地址產(chǎn)生硬件電路,所需EPR0M容量較大,同樣也無法在

          線調整驅動頻率。

          (3)微處理器驅動方法

          這種方法利用或DSP通過程序直接在I/O口上輸出所需的各路驅動脈沖,硬件簡單、調試方便、可在線調整驅動頻率。但由于是依靠程序來產(chǎn)生時序,如果程序設計不合理,會造成時序不均勻;而且往往會造成微處理器資源浪費;通常驅動頻率不高,除非采用高速微處理器。

          (4)可編程邏輯器件驅動方法

          這種設計方法就是利用CPLD、FPGA等可編程邏輯器件來產(chǎn)生時序驅動信號,硬件簡單、調試方便、可靠性好,而且可以得到較高的驅動頻率。同樣也可在線調整驅動頻率。電路設計完成以后,如果想更改驅動時序,只需將器件內部邏輯重新編程即可。

          以上4類方法中目前常用的是微處理器驅動方法(通常又稱為“軟件驅動”法)和可編程邏輯器件驅動方法(又稱“硬件驅動”法)。由于在CCD應用系統(tǒng)中,一般都要用到微處理器,所以若采用“軟件驅動”法,則無需增加硬件,在電路結構上最為簡單,系統(tǒng)成本也最低,因此,只要能克服其驅動頻率低、資源浪費多、時序不均勻等缺點,無疑是一種理想的驅動方法。本文結合Toshiba公司的TCDl206線陣CCD,介紹如何利用C8051F300來產(chǎn)生其要求的驅動時序。

          2 硬件設計

          如圖1所示,虛線框內的電路構成CCD驅動處理板。安裝在CCD相機內部。系統(tǒng)處理器采用美國Silabs公司推出的超高速8位C8051F300,CCD采用Toshiba公司的高靈敏度線陣CCD圖像傳感器芯片TCDl206,雙電壓供電的總線驅動器LVC4245解決了(3.3V)和CCD(5V)二者之間的電平匹配。CCD驅動脈沖由C8051F300提供,其像素輸出電壓經(jīng)高速運放AD8031處理,由U0引腳引到外部,同時向外部提供像素同步信號PS和行同步信號FS(由PO.6、P0.7經(jīng)LVT245總線驅動器所得)。

          系統(tǒng)原理框圖

          U0、PS、FS這3個信號供外部處理器采集CCD像元輸出。另外,有時可能要在線調整CCD的某些參數(shù)(如驅動頻率、積分時間等),為此設置了RS232串口與外部處理器進行通信。

          2.1 TCD1206

          TCD1206是Toshiba公司生產(chǎn)的高靈敏度二相雙溝道線陣CCD圖像傳感器芯片,2160個有效像素點,像素頻率為0_3~2MHz(本系統(tǒng)為1.MHz),其驅動時序波形如圖2所示。

          驅動時序波形

          圖2中:φl、φ2為像素脈沖,兩者互為反相,RS為復位脈沖.SH為光積分脈沖,OS為像元輸出,DOS為像元補償輸出。當SH為低電平時,在φ1、φ2交變后,OS輸出像元電壓信號,隨后發(fā)RS脈沖,以便去掉信號輸出緩沖中的殘余電荷,為下一點像素電壓輸出做準備。各脈沖具體時序關系可參見參考文獻。

          2.2 C8051F300

          C8051F系列單片機其CPU內核采用流水線結構,機器周期由標準8051的12個系統(tǒng)時鐘周期降為1個系統(tǒng)時鐘周期,使其執(zhí)行速度在相同晶振下是標準8051的12倍,處理能力大大提高,大部分C8051F單片機的峰值處理速度是25M1PS,而C8051F12X、13X系列的峰值處理速度則達到了100MIPS。C8051F系列單片機功能齊全,性能優(yōu)異,其整體性能超過很多目前的16位單片機,甚至在一些低端應用中可取代低速的16位DSP器件,目前在儀器儀表、工業(yè)控制、嵌入式產(chǎn)品等領域日益得到廣泛應用。

          C8051F300是C8051F系列中的超高速混合系統(tǒng)級單片機,是目前世界上最小封裝的8位單片機,11個引腳,封裝在面積為3ram



          評論


          相關推薦

          技術專區(qū)

          關閉