Cadence和MIPS合作瞄準(zhǔn)32位核心芯片
加入技術(shù)交流群
Cadence公司和MIPS公司宣布為 MIPS32 24K芯片的用戶提供優(yōu)化的MIPS-Cadence Encounter 參考方法。這種經(jīng)過優(yōu)化的數(shù)字IC設(shè)計(jì)平臺將SoC Encounter RTL-to-GDSII和Encounter RTL Compiler 綜合器相結(jié)合，支持0.13mm級的芯片設(shè)計(jì)。www.mips.com
Cadence公司和MIPS公司宣布為 MIPS32 24K芯片的用戶提供優(yōu)化的MIPS-Cadence Encounter 參考方法。這種經(jīng)過優(yōu)化的數(shù)字IC設(shè)計(jì)平臺將SoC Encounter RTL-to-GDSII和Encounter RTL Compiler 綜合器相結(jié)合，支持0.13mm級的芯片設(shè)計(jì)。www.mips.com
評論