摘  要：本論文介紹視頻編解碼IP核在SOPC中的設(shè)計，用Verliog HDL實現(xiàn)其各個功能子模塊，全部調(diào)試仿真通過合并成一個模塊，實現(xiàn)了視頻信號的采集，分配，存儲以及色度空間的轉(zhuǎn)換。整個模塊都通過仿真實現(xiàn)與驗證，很好的達(dá)到了系統(tǒng)的要求。

關(guān)鍵字：SOPC；視頻編解碼；IP核；Verilog HDL 

引言

基于Nios II軟核的SOPC是Altera公司提出的片上可編程系統(tǒng)解決方案，它將CPU、存儲器、I/O接口、DSP模塊以及鎖相環(huán)的系統(tǒng)設(shè)計所必需的模塊集成到一塊FPGA上，構(gòu)成一個可編程的片上系統(tǒng)，使設(shè)計的電路在其規(guī)模、可靠性、體積、功耗、功能、上市周期、開發(fā)周期、產(chǎn)品維護以及硬件升級等多方面實現(xiàn)最優(yōu)化[1]。

目前在Altera SOPC Builder下集成了包括UART、SPI、Ethernet、SDRAM、Flash、DMA 等控制器的IP核。此外，用戶也可以根據(jù)系統(tǒng)的需要自己設(shè)計或者購買第三方廠商的IP核，通過Avalon總線像搭積木一樣方便地將其捆綁在系統(tǒng)上。IP 核是經(jīng)過功能驗證的知識產(chǎn)權(quán)核，使用IP 核有以下優(yōu)勢：(1)提高設(shè)計性能；（2）降低產(chǎn)品開發(fā)成本；（3）縮短設(shè)計周期；（4）設(shè)計靈活性強；（5）仿真方便；（6） OpenCore Plus 支持無風(fēng)險應(yīng)用。

當(dāng)然本論文所說的IP 核功能沒有那么豐富，實際上就是一個功能驗證正確的用戶邏輯，和商業(yè)應(yīng)用的IP 核還有一定的差距。本文的主要工作就是通過硬件描述語言描述了視頻信號的采集，分配，存儲以及色度空間的轉(zhuǎn)換等邏輯，并且驗證了功能的正確性。

1．視頻編解碼Camera_show原理

嵌入式攝像控制系統(tǒng)除了必要的電源電路以外，還要包括存儲電路、通信電路和下載電路等，所有的設(shè)備均與Avalon總線連接，這里主要介紹用戶邏輯接口Camera_show，它完成了模擬視頻數(shù)據(jù)轉(zhuǎn)化成數(shù)字視頻數(shù)據(jù)并在VGA上顯示的功能，主要包括模擬視頻信號的采集、分配（串并轉(zhuǎn)換電路完成）、存儲（存儲控制邏輯和片上RAM完成）和色度空間轉(zhuǎn)換。具體的功能框圖如圖1所示。

                   
　　　　　　　　　　　　   圖1 用戶邏輯Camera_show的原理框圖

2．視頻編解碼IP 核Camera_Show設(shè)計

視頻編解碼IP 核主要完成的功能包含視頻信號的采集、分配、存儲以及色度空間的轉(zhuǎn)換。模擬視頻信號經(jīng)過ADV7181B 后變成了符合ITU-R656 的YUV 數(shù)字信號，但是要對YUV 信號進行處理必須將這三路信號分開并行處理，所以需要采集分配這三路信號，這是2.1 的IP核需要實現(xiàn)的功能；由于模擬視頻信號是隔行掃描的，但是CRT 顯示器是逐行掃描，如果不加處理那么必然會導(dǎo)致行錯開，所以需要將數(shù)據(jù)進行存儲，通過控制實現(xiàn)隔行變逐行，這是2.2 的IP 核需要實現(xiàn)的功能；最后經(jīng)過處理的YUV 三路數(shù)字信號，需要完成色度空間的轉(zhuǎn)換變成RGB 信號，這是2.3 的IP 核需要實現(xiàn)的功能。

2.1 YUV 信號的采集、分配[2]

在嵌入式攝像控制系統(tǒng)中，ADV7181主要承擔(dān)著模擬攝像頭的視頻數(shù)據(jù)進行解碼的任務(wù)，將CVBS的等模擬信號轉(zhuǎn)化成ITU-R656標(biāo)準(zhǔn)的YUV信號。圖2給出了ADV7181的功能框圖。

 
圖2  ADV7181功能框圖

由圖可以看到，對于輸入的CVBS 等模擬信號經(jīng)過ADV7181B芯片轉(zhuǎn)換后輸出YUV 信號，行同步信號HS, 幀同步信號VS。這些就是需要的數(shù)字視頻信號，也就解決了數(shù)字視頻源的問題。圖2 給出了YUV 信號的組成排列方式，“FF，00，00”作為AV 信號的開始，所以需要構(gòu)造一個檢測電路。注意到SAV 和EAV 均是FF , 00 , 00 開頭但是XY 的值不一樣。根據(jù)芯片資料，XY[4]表示的是V ，即有用信號與空白信號的分界點，如果V=0則表示的是SAV，否則是EAV 。XY[6]是場信號的區(qū)分標(biāo)志。0 是奇場，1 是偶場。

模擬信號的一行是1716 個CLOCK ，有用信號是1440 個CLOCK ，在信號采集和分配的過程中，僅需對有用信號進行采集，所以利用檢測到SAV 作為一個標(biāo)志，啟動信號的分配過程是非常有必要的。
由于YUV 信號在模擬信號中是交織著的，所以需要一個信號選擇電路。YUV 一共是三路信號，設(shè)計一個計數(shù)器進行選擇，計數(shù)是O和2時，是UV信號，計數(shù)是1 和3 時是Y 信號，完成的實際上是串行信號轉(zhuǎn)并行信號的過程。以上過程可以用圖3的原理框圖來表示。

                         
                   圖3  YUV信號的采集、分配原理圖

在硬件描述語言中，完成上述過程還是比較簡單的。例如檢測電路，只要描述一個移位寄存器就可以了，具體代碼如下：
wire Y_check=((R3==8'hff)&&(R2==8'h00)&&(R1==8'h00))?1:0;
always@(posedge CLOCK)
begin
    RR1=TD_D; RR2=Rl; RR3=R2;
  end
always@(negedge CLOCK)
begin
    Rl=RR1; R2=RR2; R3=RR3;
  end

其中的wire 變量Y_check 就是當(dāng)檢測到FF,00,00的時候就為1的標(biāo)志。根據(jù)上文所述，區(qū)分SAV 和EAV 是根據(jù)XY[4]來決定，區(qū)分奇偶場是根據(jù)XY[7]來區(qū)分，所以只有隨后的信號是SAV 的時候，信號分配電路才有效，所以需要描述一段邏輯來判斷，代碼如下：
reg START,Field;
always@(posedge CLOCK)begin
  if(Y_check==1)
    begin
     START=~TD_D[4];
     Field=TD_D[6];
    end
  end

START信號就是開始信號采集、分配的標(biāo)志，只有當(dāng)TD_D=0 也就是START= 1時信號分配電路才會工作。串轉(zhuǎn)并電路代碼如下：
reg [1:0] COUNTER;
always@(posedge CLOCK)begin
  if (!START)
     COUNTER=0;
  else COUNTER = COUNTER + 1;
  end
reg YPix_clock;
always@(posedge CLOCK) begin
   case(COUNTER)
    0 : begin Cbb=TD_D;YPix_clock=0;end
    1 : begin YY =TD_D;CCr =Crr;CCb=Cbb;YPix_clock=1;end
    2 : begin Crr=TD_D;YPix_clock=0;end
    3 : begin YY=TD_D;CCr=Crr;CCb=Cbb;YPix_clock=1;end
   endcase
  end

以上代碼完成了圖3的功能，輸入的信號名為TD_D，輸出的三路信號是Cbb , YY , Crr。注意到還有個YPix_clock，實際上是27M 的2 分頻，這個時鐘非常有用，在下面將詳細(xì)闡述。 {{分頁}}

2.2 YUV 信號的存儲

要將視頻信號隔行變逐行，有2 種解決方法:

第1種：將一幀的數(shù)據(jù)存儲下來，根據(jù)奇偶場的不同（區(qū)分可以根據(jù)XY[7]),在寫周期的時候，因為奇場的行之間有偶場的信號，所以寫數(shù)據(jù)的時候需要跳地址寫，根據(jù)行同步信號（或者SAV也可以）來區(qū)分行，換行的時候地址要加額外的720（用來存放夾雜在奇場信號中的偶場信號），直到出現(xiàn)偶場信號（也就是XY[6]=1）地址切換為初始基地址加720，其余的同奇行的處理方法，具體的地址分配表參照圖4。

  
                       圖 4   地址分配表 

在讀周期只需要按照順序讀出就可以了，需要注意的是寫時鐘是13.5M，讀時鐘是27M，而且對于Y、U、V信號要進行分別存儲。

第2種：將一行的數(shù)據(jù)存儲下來，因為1716 個時鐘周期剛好等于VGA 兩行的時間，所以在這段時間里可以將7加個有效視頻信號讀取2遍，以奇行的信號去取代偶行的信號，達(dá)到隔行變逐行的目的。在實現(xiàn)上只要是兩個RAM塊進行乒乓操作就可以了，具體在后文闡述。

比較兩種實現(xiàn)方法，方法1的優(yōu)點在于圖像沒有失真，即奇偶行信號依舊相間在一起，方法2 卻不能做到這一點，而且方法1 也可以通過乒乓方式提高運行的速度，但是由于讀寫時鐘的不同步，每個存儲空間應(yīng)當(dāng)讀2遍。方法2也是讀2遍，但是是每行讀2遍，方法1是一幀數(shù)據(jù)讀2遍。

方法1的缺點在于存儲的數(shù)據(jù)量太大。一幀數(shù)據(jù)僅Y分量就是8bit*720*525 =3024000bit = 378KB，這個數(shù)據(jù)是不適合在SRAM中操作的，需要使用SDRAM，而操作SDRAM 是比較復(fù)雜的，所以一般考慮使用方法2，因為它需要很小的空間，而且可以利用FPGA的片內(nèi)資源就可以實現(xiàn)。當(dāng)圖像數(shù)據(jù)傳輸很快的時候，人眼基本上是分不清奇偶場信號的，所以方法2是可行的。在講方法2之前，需要了解在流水線操作中經(jīng)常使用的乒乓操作，這是可編程邏輯常用的設(shè)計思想和技巧。乒乓操作常常應(yīng)用于數(shù)據(jù)流控制，典型的乒乓操作如圖5所示[3][4]。

 
圖5 乒乓操作示意圖

乒乓操作的處理流程描述如下：輸入數(shù)據(jù)流通過“輸入數(shù)據(jù)流選擇單元”，等時地將數(shù)據(jù)流分配到兩個數(shù)據(jù)緩沖模塊。數(shù)據(jù)緩沖模塊可以是任何存儲模塊，比較常用的存儲單元是雙口RAM ( DPRAM )，單口RAM ( SPRAM）和FIFO等。在第一個緩沖周期，將輸入的數(shù)據(jù)流緩存到“數(shù)據(jù)緩沖模塊1”。在第2個緩沖周期，通過“輸入數(shù)據(jù)流選擇單元”的切換，將輸入的數(shù)據(jù)流緩存到“數(shù)據(jù)緩沖模塊2”，與此同時，將“數(shù)據(jù)緩沖模塊1”緩存的第1個周期的數(shù)據(jù)通過“輸出數(shù)據(jù)流選擇單元”的選擇，送到“數(shù)據(jù)流運算處理模塊”被運算處理。在第3 個緩沖周期，通過“輸入數(shù)據(jù)流選擇單元”的再次切換，將輸入的數(shù)據(jù)流緩存到“數(shù)據(jù)緩沖模塊1”，與此同時，將“數(shù)據(jù)緩沖模塊2”緩存的第2個周期的數(shù)據(jù)通過“輸出數(shù)據(jù)流選擇單元”的選擇，送到“數(shù)據(jù)流運算處理模塊”被運算處理。如此循環(huán)，周而復(fù)始。

乒乓操作的最大特點是，通過“輸入數(shù)據(jù)流選擇單元”和“輸出數(shù)據(jù)流選擇單元”按節(jié)拍、相互配合的切換，將經(jīng)過緩沖的數(shù)據(jù)流沒有時間停頓地送到“數(shù)據(jù)流運算處理模塊”，被運算和處理。把乒乓看成一個整體，站在這個模塊的兩端看數(shù)據(jù)，輸入數(shù)據(jù)流和輸出數(shù)據(jù)流都是連續(xù)不斷的，沒有任何停頓，因此非常適合對數(shù)據(jù)流進行流水線式處理。所以乒乓方式常常應(yīng)用于流水線式算法，完成數(shù)據(jù)的無縫緩沖與處理。

在FPGA里面，使用乒乓操作是面積與速度互換原則的一個體現(xiàn)。

方法2 可以這樣實現(xiàn)：在FPGA內(nèi)部使用Megacore，構(gòu)造一個雙口的RAM, 雙口RAM 的輸入輸出信號的硬件描述語言定義如下：

RAM2 u (.data_a (iDATA [7:0]) ,
.wren_a (I_a ) ,
.address_a（COUNTER_a [9 : 0] ) ,
.clock_a ( CLOCK_ a) ,
.q_a（DATA_a [ 7 : 0 ] ) ,
.data_b（iDATA[7:0]),
.wren_b （I_b）,
.address_b（COUNTER_b[9:0]) ,
.clock_b（CLOCK_b) ,
.q_b（DATA_b[7:0]) ) ;

使用的信號包括：數(shù)據(jù)信號data_a, dat_b；讀寫有效信號wren_a, wren_b；地址信號address_a, address_b；時鐘信號clock_a，clock_b；輸出數(shù)據(jù)信號q_a，q_b?？梢钥吹剿械男盘柖际浅蓪Τ霈F(xiàn)的，就是為了進行乒乓方式的數(shù)據(jù)傳輸。分成了兩個RAM區(qū)域，A 和B,相當(dāng)于前面講乒乓方式里的數(shù)據(jù)緩沖模塊1 和2。兩個RAM 塊是交替著讀寫（由I_a和I_b決定），輸出數(shù)據(jù)流也是由I 決定。剛說到寫時鐘是13.5M，讀時鐘是27M，所以clock_a 和clock_b必須是讀寫時鐘切換著輸入，而且地址的計數(shù)也不一樣，寫周期時候地址增加的時鐘是13.5M，讀周期地址增加的時鐘是27M。所以每行的數(shù)據(jù)讀了兩遍，相當(dāng)于隔行變逐行。圖６是在Ｑuartus II下RAM的乒乓操作功能仿真圖：

 
　　　　　　　　　　　　　圖６　RAM的乒乓操作仿真圖 {{分頁}}
RAM塊進行乒乓方式操作信號的分配表如下： 

最后輸出的DATA信號進入下一級單元，即YUV到RGB的轉(zhuǎn)換。

2.3 顏色-空間轉(zhuǎn)換部分設(shè)計[5]

為什么要有這個轉(zhuǎn)換呢？因為不論是電視機還是CRT顯示器，都是使用RGB三基色合成的方法來顯示顏色。用RGB三基色來表示彩色的確很直觀，但是如果把這種方法用作圖像傳輸則絕不是一個好方法。主要是因為：
（1）    與黑白圖像不兼容；
（2）    占用太多帶寬；
（3）    抗干擾能力差。

本系統(tǒng)圖像傳感器輸出YCbCr信號，需要進行到RGB信號的轉(zhuǎn)換，用于CRT顯示。YCbCr 到RGB按照下面公式進行轉(zhuǎn)換:
R = 1.164 ( Y-16 ) + 1.596 ( Cr-128 )；
G = 1.164 ( Y-16 ）- 0.813 ( Cr-128 ) - 0.392(Cb-128)；
B = 1.164 ( Y-16 ) + 2.017 ( Cb-128 )；

觀察上面公式可以發(fā)現(xiàn)，轉(zhuǎn)換均需要乘加運算，并且式子中用到了小數(shù)，所以必須要對系數(shù)進行放大。經(jīng)過合理轉(zhuǎn)化，公式如下：
R  =  (1/256) * ( 298*Y + 409*Cr - 57065 )；
G  =  (1/256) * ( 298*Y - 100*Cb - 208*Cr + 34718 )；
B  =  (1/256) * ( 298*Y + 516*Cb - 70861 )；

用Verilog HDL編寫代碼，實現(xiàn)YUV到RGB的轉(zhuǎn)化。其中共包括3個模塊跟1個仿真激勵。在模塊const_mult中，主要實現(xiàn)乘法運算，主要代碼如下：
module const_mult (Clock, ClockEnable, Reset, Color, Color_Out);
  parameter IN_SIZE   =  8;
  parameter OUT_SIZE  = 16;  // output size width (integer)
  parameter CST_MULT  = 66;  // constant multiplicand (integer)
?。?
always @(posedge Clock or posedge Reset)
    begin : COLOR_KCM
     if (Reset)
      Color_Out <= 0; 
     else if (ClockEnable)
      Color_Out <= CST_MULT * Color; 
   end
endmodule

模塊csc.v中，調(diào)用const_mult模塊，通過參數(shù)傳遞改變參數(shù)IN_SIZE, OUT_SIZE, CST_MULT的值，然后實現(xiàn)加法運算。

以R  =  (1/256) * ( 298*Y + 409*Cr - 57065 )為例，主要代碼如下：
const_mult #(8, 18, 298)   R_KCM_Y(.Clock(Clock),                         .ClockEnable(ClockEnable), .Reset(Reset), .Color(Y),.Color_Out(R_Y_KCM)); 
const_mult #(8, 18, 0  )   R_KCM_Cb(.Clock(Clock),                             .ClockEnable(ClockEnable), .Reset(Reset), .Color(Cb),.Color_Out(R_Cb_KCM)); 
const_mult #(8, 18, 409)   R_KCM_Cr(.Clock(Clock),                             .ClockEnable(ClockEnable), .Reset(Reset), .Color(Cr),.Color_Out(R_Cr_KCM)); 
// Adder for (Cr + constant)
  always @(posedge Clock or posedge Reset)
  begin : R_Cr_C_Adder
    if (Reset)
      R_Cr_C <= 0; 
    else if (ClockEnable)
      R_Cr_C <= R_Cr_KCM - 57065; 
  end 
// Adder for (Y + Cb)
  always @(posedge Clock or posedge Reset)
  begin : R_Y_Cb_Adder
    if (Reset)
      R_Y_Cb <= 0; 
    else if (ClockEnable)
      R_Y_Cb <= R_Y_KCM + R_Cb_KCM; 
  end 
// Adder for R => Y + Cb + constant
  always @(posedge Clock or posedge Reset)
  begin : R_Adder
    if (Reset)
      R_full <= 0;
    else if (ClockEnable)
      R_full <= R_Y_Cb + R_Cr_C; 
  End
用以實現(xiàn)G、B的代碼與上面類似，在此不再贅述。以下代碼實現(xiàn)R_full*1/256功能。
always @(R_full or G_full or B_full)
  begin
    if(R_full[17])    R = 0;
    else if(R_full[16]) R = 255;
    else  R = R_full [15:8]; 
    ……
  end

主模塊yuv2rgb實現(xiàn)子模塊的調(diào)用，用Modelsim進行了仿真。仿真波形如圖7所示：

 

  
                      圖7   YUV到RGB的轉(zhuǎn)化仿真圖

3．結(jié)論

本文設(shè)計了基于SOPC的視頻編解碼控制器IP核，根據(jù)自頂向下的設(shè)計思想，將IP核進行層次功能劃分，并對IP核的仿真驗證，實現(xiàn)了視頻信號的采集，分配，存儲以及色度空間的轉(zhuǎn)換。本IP核具有很好的移植性，可以方便的應(yīng)用到以Nios II為核心的各種需要視頻編解碼控制器功能的嵌入式中。

參考文獻(xiàn)
[1] 徐光輝，程東旭，黃如．基于FPGA的嵌入式開發(fā)與應(yīng)用．北京：電子工業(yè)出版社，2006．
[2] Iain E.G.Richardson．視頻編解碼器設(shè)計．長沙：國防科學(xué)技術(shù)大學(xué)出版社，2005．
[3] 吳繼華，王誠．Altera FPGA/CPLD設(shè)計（高級篇）．北京：人民郵電出版社，2005：19~22．
[4] 夏宇聞．Verilog 數(shù)字系統(tǒng)設(shè)計教程．北京：北京航空航天大學(xué)出版社，2003．
[5] Uwe Meyer-Bases．?dāng)?shù)字信號處理的FPGA實現(xiàn)．北京：清華大學(xué)出版社，2003：123~145．