軟件無(wú)線(xiàn)電技術(shù)給正在開(kāi)發(fā)無(wú)線(xiàn)電架構(gòu)的工程師帶來(lái)力量。編程中頻(IF)、帶寬、調(diào)制、編碼模式和其他無(wú)線(xiàn)電功能的能力廣泛引起注意。除了提供所有這些靈活性外，軟件無(wú)線(xiàn)電必須改善靈敏度，動(dòng)態(tài)范圍和鄰信道抑制性能。軟件無(wú)線(xiàn)電仍然是無(wú)線(xiàn)電，但它必須比被正在替代的通常無(wú)線(xiàn)電執(zhí)行的更好。

　　現(xiàn)場(chǎng)可編程陣列(FPGA)技術(shù)先進(jìn)之處在于緊湊的占位空間能夠高速處理，同時(shí)也保持軟件無(wú)線(xiàn)電技術(shù)的靈活性和可編程性。FPGA在高速、計(jì)算密集、可重新配置應(yīng)用(FFT、FIR和其他乘法—累加運(yùn)算)中是受歡迎的。從FPGA和板供應(yīng)商可得到可重新配置核，在FPGA中能夠?qū)崿F(xiàn)調(diào)制器，解調(diào)器和CODEC功能。系統(tǒng)設(shè)計(jì)人員期待著帶集成FPGA的前端采集/變換器產(chǎn)品來(lái)卸載基帶處理和降低數(shù)據(jù)傳輸率。

　　盡管應(yīng)用開(kāi)發(fā)工具有巨大改進(jìn)，但FPGA設(shè)計(jì)應(yīng)考慮硬件開(kāi)發(fā)，這需要不同于軟件開(kāi)發(fā)的技術(shù)。

　　FPGA設(shè)計(jì)意味著重新設(shè)計(jì)商用現(xiàn)成的前端數(shù)據(jù)采集/變換器模塊上的核，這不是簡(jiǎn)單的軟件開(kāi)發(fā)執(zhí)行。在任務(wù)計(jì)劃階段需要考慮降低延誤 。

　　FPGA在多任務(wù)軟件無(wú)線(xiàn)電應(yīng)用(如電子戰(zhàn)、雷達(dá)、通信、RF測(cè)試)中是重要的。

　　FPGA或DSP

　　FPGA已從靈活的邏輯設(shè)計(jì)平臺(tái)發(fā)展到信號(hào)處理引擎。現(xiàn)在FPGA是軟件無(wú)線(xiàn)電的主要元件，這是由于FPGAR的靈活性和實(shí)時(shí)處理能力所致。系統(tǒng)設(shè)計(jì)人員正在把更多的信號(hào)處理集成在一起的靈活性推動(dòng)設(shè)計(jì)人員用FPGA替代傳統(tǒng)的DSP。

　　FPGA 因有效的適合于高速并行乘法累加函數(shù)?，F(xiàn)代FPGA可執(zhí)行18×18乘法運(yùn)算，速度超過(guò)200MHz。這使得FPGA成為FET、FIR，數(shù)字下變頻器(DDC)、數(shù)字上變頻器(DUC)、相關(guān)器和脈沖壓縮(用于雷達(dá)處理)運(yùn)算的理想平臺(tái)。

　　然而，這不意味著所有DSP功能可以在FPGA中實(shí)現(xiàn)。用FPGA實(shí)現(xiàn)浮點(diǎn)運(yùn)算是困難的，這是由于器件需要大量的有效區(qū)域。另外，包括短陣反演(或除法)的處理更適合DSP/GPP平臺(tái)。因此，F(xiàn)PGA和DSP將共存很長(zhǎng)時(shí)間，一個(gè)靈活的平臺(tái)將包括二者的混合。

　　FPGA設(shè)計(jì)

　　FPGA設(shè)計(jì)是特有的硬件設(shè)計(jì)，而不是簡(jiǎn)單DSP編碼執(zhí)行。EDA(電子設(shè)計(jì)自動(dòng)化)工具的發(fā)展能保證更好和更精確的設(shè)計(jì)。仿真軟件在市場(chǎng)有售。FPGA供應(yīng)商(Xilinx和Altera公司是兩個(gè)最大的)也用儀器裝備來(lái)促進(jìn)工具開(kāi)發(fā)。從而使FPGA設(shè)計(jì)變?nèi)菀住?/p>