曾經大家認為流水線模/數(shù)轉換器是高動態(tài)性能100MSPS(每秒百萬采樣)以下應用的唯一選擇。如今，這個傳統(tǒng)的觀念被連續(xù)時間Sigma-Delta (CTSD) 模/數(shù) (A/D) 轉換技術完全顛覆了。CTSD技術不僅提供更好的能效，而且便于設計者將模/數(shù)轉換器應用到高速高性能系統(tǒng)中。概括來說，CTSD技術可帶來：

　　.　先天高能效架構，免除流水線或傳統(tǒng)離散時間(DT)SD(DTSD) 架構下采樣模/數(shù)轉換器所需的高速增益級；
　　.　內置過采樣、內部低通連續(xù)時間環(huán)路濾波器以及片上數(shù)字濾波器，提供一個真正的無混疊奈奎斯特頻帶(Nyquist band)；
　　.　無開關純電阻性輸入。相比于流水線或DTSD架構的采樣輸入模/數(shù)轉換器更容易被驅動，而且耦合噪聲更少；
　　.　具有片上時鐘調整功能，可為內部調制器提供過采樣時鐘。可提升輸入時鐘的頻率和品質，產生低抖動的采樣邊沿，無需高成本的高性能輸入時鐘支持即可實現(xiàn)高分辨率；
　　.　易于向CMOS新工藝遷移。在連續(xù)時間SD模/數(shù)轉換器中，采樣過程所引致的噪聲和非線性影響會明顯降低，因此可以降低電源電壓以配合未來CMOS工藝的要求。

　　CTSD技術的先天優(yōu)勢加上片上時鐘調整器的采用，便可通過下列的方法簡化信號路徑設計：
　　.　降低功率的要求；
　　.　免除使用(或降低要求)外置抗混疊濾波器；
　　.　降低輸入驅動器的要求；
　　.　在不降低性能的前提下，降低對時鐘資源的高品質要求。

　　此外，CTSD模/數(shù)轉換器將隨技術發(fā)展而不斷改進，未來更可充分占盡CMOS新工藝的優(yōu)勢。

　　美國國家半導體的CTSD技術可支持的模/數(shù)轉換器，其分辨率和數(shù)據(jù)輸出率分別可高達16位或上和100MHz。本文將首先探討一下模/數(shù)轉換器的技術要點，并解釋CTSD技術的應用價值。之后，將詳述模/數(shù)轉換器采用CTSD技術的好處。分析中將結合高分辨率100MSPS以下的應用，通過美國國家半導體的ADC12EU050來分析CTSD ADC的競爭優(yōu)勢。最后，本文將概括總結CTSD模/數(shù)轉換器的發(fā)展?jié)撃堋?/p>

數(shù)據(jù)轉換器基本原理

　　模/數(shù)轉換器主要執(zhí)行兩項基本職能：時間離散和幅度離散。圖1從概念上描繪出這兩項職能，當然實際的模/數(shù)轉換器結構可能與之有所區(qū)別。
　
圖1  模擬到數(shù)字的轉換

　　模/數(shù)轉換器的第一項工作是在時間上進行離散，或是對連續(xù)時間變化的輸入模擬信號進行采樣。輸入信號在一個fs的頻率和固定的時間間隔下被采樣，而采集回來的樣品會以Ts=1/fs的周期來分隔開。一旦輸入信號被采樣，最終的信號便會在采樣時間間隔kTs時以脈沖的形式存在。不過，采樣信號仍可假設成一個無限范圍的數(shù)值，因此并不能夠精確地以數(shù)字形式來表達。

　　模/數(shù)轉換器的第二個功能是在幅度上將采樣信號離散化，就是說模/數(shù)轉換器以某一有限數(shù)量的可能數(shù)值作為參考并估算出每個樣品的幅度。基于模/數(shù)轉換器的輸出只能根據(jù)一堆有限的可能數(shù)值，故此每個樣品的幅度都可用一個數(shù)字代碼來表示，而其位的長度可決定轉換器可能輸出的總數(shù)。然而，在轉換器中這些有限數(shù)量的輸出數(shù)值難免會為模擬輸入的數(shù)字化表達帶來誤差。這種誤差稱為量化誤差，它會限制轉換器的分辨率。

模/數(shù)轉換器的架構

　　一般來說，模/數(shù)轉換器可分為兩大類：奈奎斯特率轉換器和過采樣轉換器。這些不同類別的轉換器在分辨率和輸出采樣率各有所長。

奈奎斯特率轉換器

　　奈奎斯特率轉換器可在所需最低頻率下捕捉到關于整個輸入帶寬的全部信息，因此奈奎斯特率轉換器的輸出數(shù)據(jù)率很高?，F(xiàn)今，三種最普遍的奈奎斯特率轉換器分別為SAR (逐次逼近寄存器)、閃速和流水線模/數(shù)轉換器。

SAR模/數(shù)轉換器

　　逐次逼近寄存器(SAR)模/數(shù)轉換器主要是通過一個比較器來對輸入信號進行二進制搜尋。意思是模/數(shù)轉換器首先決定該輸入是大于或小于參考電壓的中間點，該決定的結果便成為數(shù)字輸出中的最高有效位(MSB)。找不到輸入可能值的一半會被放棄，模/數(shù)轉換器之后再決定該輸入是大于或小于剩下來可能值的中間數(shù)，所得出的結果便成為數(shù)字字的下一個位。

　　上述的這項工作會不斷重復，每次都會更以更高的分辨率來逼近輸入的數(shù)值，而且每個周期都會重用相同的比較器直到找出最低有效位(LSB)為止，這個數(shù)字字才算完整。由于SAR需要N次周期才能產生出一個具N位分辨率的輸出，因此通常將SAR的速度限制為幾個MSPS?？墒怯捎诿恳粋€周期都可重用同一個的高分辨率(可能先被校準)比較器，因此在低功率下也可獲得高精度。美國國家半導體的低功率模/數(shù)轉換器采用SAR架構，可以達到高至14位的分辨率和1MSPS的操作。

閃速模/數(shù)轉換器

　　閃速模/數(shù)轉換器特設有一堆連接到一個電阻梯的并行比較器，它們是由極正和極負的模/數(shù)轉換器參考電壓來驅動。每一條電阻梯均被設計成與其鄰居有一個LSB的距離，以容許旁邊的比較器能以最少一個LSB來辨別輸入。所有比較器的輸出會形成一個溫度計代碼，而這代碼則會被轉化成一個二進制的數(shù)字輸出。

　　對于N位的分辨率，閃速模/數(shù)轉換器需要使用2N-1比較器，而這種比較器一般只限于使用在低分辨率的應用。因為每一個增加的分辨位都會將比較器的功率和面積增大一倍。此外，位的增加也會同時提高對比較器準確性的要求。因此，閃速轉換器一般都會被限制在8位的分辨率。在閃速模/數(shù)轉換器的設計當中，大部份的精力都會集中在減少所用的比較器數(shù)量，目的是要降低轉換器在高速轉換時的功耗。正是憑著這個設計策略，美國國家半導體為業(yè)界帶來首屈一指的超低功率、千兆赫采樣率的8位模/數(shù)轉換器。

流水線模/數(shù)轉換器

　　流水線模/數(shù)轉換器已成為8位或以上分辨率數(shù)據(jù)轉換應用中的標準選擇，適用的采樣率范圍從5MHz到100MHz或以上。事實上，現(xiàn)今美國國家半導體所提供的8、10、12和14位的流水線模/數(shù)轉換器，其采樣率可高達200MSPS，并可提供非常大的輸入采樣帶寬。

　　流水線架構模/數(shù)轉換器不會像閃速模/數(shù)轉換器一般，要求有足夠的比較器來把輸入與可能輸入值比較。流水線架構的原理是執(zhí)行多個的低分辨率閃速轉換級，并把它們堆迭成列以形成一條流水線。對于流水線中的每一個級，其前級的量化輸出會從原本輸入信號減去，而余數(shù)會被送到下一個級以進行更微細的量化。

　　這個過程會隨著信號在流水線中前進而不斷重復，直到LSB被決定出來，之后所有在流水線中的輸出會組臺成一個接近輸入樣品數(shù)值的整體數(shù)字近似值。

　　由于流水線可同時在多個樣品上工作，故此模/數(shù)轉換器可在每個時鐘周期輸出一個完整的數(shù)字字。這種并行處理可容許流水線在轉換器的全奈奎斯特率下提供高分辨率。可是，這種做法的代價便是帶來延遲。延遲發(fā)生在輸入首次被采樣到產生數(shù)字近似值之間。這個延遲被稱為管道延遲，其大小一般為采樣時鐘周期的十分之一。幸而，對于大部份的應用而言，流水線模/數(shù)轉換器的延遲都可接受。

流水線模/數(shù)轉換器的挑戰(zhàn)

　　美國國家半導體的高速模/數(shù)轉換器已經清晰的證明流水線模/數(shù)轉換器能夠在高達200MSPS的采樣率下提供高動態(tài)性能。雖然流水線架構可在中到高分辨率下達到很高的頻率，但它仍然要受限于其它的設計參數(shù)。

高速電路

　　由于流水線的每一個級必須處理前級的輸出，所以在轉換過程中會由一個采樣/保持(SHA)電路為每一個級提供一個固定的輸入。第一級的SHA必須能在全采樣率下維持模/數(shù)轉換器的整體精度，而這需要一個開關電容器電路將其于一個時鐘周期內穩(wěn)定下來。同樣，第一級的加法器和數(shù)/模轉換器必須能于一個周期內穩(wěn)定它們的輸出。這些對于第一級的速度上要求(對于下一級來說這要求會降低)會迫使使用大帶寬的放大器和其它電路，從而引致較大的功耗消耗。

熱噪聲

　　流水線模/數(shù)轉換器的最大動態(tài)范圍會部分取決于轉換器輸入上的熱噪聲，包括輸入采樣電容器的kT/C噪聲。為了降低kT/C噪聲，可以選用較大的電容器，但代價是：增加了在輸入處的開關噪聲，更難驅動輸入，必須使用較高性能和較大功率的模/數(shù)轉換器驅動器。

遷移到未來的CMOS工藝

　　與所有的抽樣輸入模/數(shù)轉換器一樣，流水線模/數(shù)轉換器要遷移到未來的CMOS工藝必須嚴峻的挑戰(zhàn)。由于流水線模/數(shù)轉換器通常都是使用一個升壓CMOS開關來為采樣電容器上的輸入信號采樣。這挑戰(zhàn)源于開關電容器的輸入。隨著CMOS工藝和其電源電壓不斷降低，可供CMOS開關用的過驅電壓會隨之減小，大大縮小了可進行高分辨率采樣的輸入電壓范圍。再者，要設計出一個可有效應用于深次微米工藝的較低電壓閾值的開關也不是一件容易的事。

輸入濾波和采樣時鐘的要求

　　對于使用包括流水線架構的任何類型的采樣輸入模/數(shù)轉換器來說，最后的挑戰(zhàn)是來自驅動轉換器的外置電路，尤其是輸入濾波網(wǎng)絡和采樣時鐘。無論是使用什么樣的采樣輸入轉換器，在采樣運行時混疊在要求頻帶內的信號都需要使用抗混疊濾波器(AAF)來清除。由于現(xiàn)實難以達到陡斜的濾波器衰減特性，常迫使設計人員對所需的信號過份采樣。雖然過采樣可以縮減有可能在頻帶中出現(xiàn)混疊的頻率范圍，從而使對抗混疊濾波器的要求降低，但這過采樣會導致模/數(shù)轉換器浪費奈奎斯特的帶寬，并使到系統(tǒng)的功耗增加。此外，過采樣還會增加對其后數(shù)字電路的工藝要求。

　　對于采樣輸入模/數(shù)轉換器來說，提供給模/數(shù)轉換器的采樣時鐘是另一個決定整體動態(tài)性能的重要因素，尤其對高分辨率和高輸入頻率的應用來說更甚。時鐘源的相位噪聲會隨著模/數(shù)轉換器輸出處的噪聲增加而出現(xiàn)，因此系統(tǒng)設計人員必須小心處理以確保整體的系統(tǒng)分辨率不會被時鐘源局限。對于高速和高分辨率的模/數(shù)轉換器來說，時鐘的品質很重要，因為當輸入頻率和模/數(shù)轉換器分辨率提高時，系統(tǒng)對時鐘信號的純凈度要求也會相應提升。

　　從上述的討論中還可明顯看出，雖然流水線和其它的采樣式輸入模/數(shù)轉換器是高速和高性能應用的最佳選擇，但無論對于模/數(shù)轉換器設計人員或系統(tǒng)設計人員來說都充滿著挑戰(zhàn)。與采樣輸入模/數(shù)轉換器相反，CTSD模/數(shù)轉換器并不需要快速穩(wěn)定的電路或在其輸入處設有開關電容器，因此可避免增加模/數(shù)轉換器的功耗，而且亦無需在高分辨率的應用使用高性能的驅動器。此外，CTSD模/數(shù)轉換器還具有高效的抗混疊濾波的優(yōu)點，可降低或免除對外加抗混疊濾波器的要求，并且不會浪費模/數(shù)轉換器的帶寬。最后，CTSD技術還很適合遷移到未來的CMOS工藝。對于那些可同時使用CTSD和流水線架構的高分辨率和100MSPS以下的應用而言，CTSD技術會帶來壓倒性的優(yōu)勢，這些優(yōu)勢將在后文中論述。

過采樣模/數(shù)轉換器

　　奈奎斯特率轉換器一般都能有效地在高輸入帶寬下達到中級分辨率，而通常過采樣轉換器的表現(xiàn)則相反。由于過采樣轉換器的采樣頻率是大于輸入信號帶寬的奈奎斯特率，因此在即定轉換器采樣率下，過采樣轉換器的輸出率將會比奈奎斯特率轉換器的低?？墒?，假如換成是奈奎斯特帶寬，過采樣轉換器(即使沒有校準)能達到比奈奎斯特率轉換器更高的分辨率，當中無需理會轉換器中CMOS電路的原有分辨率。這樣的模/數(shù)轉換器有兩類，分別是過采樣模/數(shù)轉換器和SD模/數(shù)轉換器。

過采樣模/數(shù)轉換器
　　
　　要清楚理解一個模/數(shù)轉換器是如何過采樣，最好從探討一個N位閃速模/數(shù)轉換器開始。這個轉換器的正參考電壓和負參考電壓分別為+VREF/2和 -VREF/2，而它的整個輸入范圍[-VREF/2，+VREF/2]則被細分成2N個較小的范圍，每個均有1 LSB寬，或VLSB = -VREF/2N。

　　由于閃速模/數(shù)轉換器的輸出只能指派出一組有限輸出給一個無限范圍的輸入，因此一個輸入的輸出數(shù)字化表示便是原來幅度的總和再加上由數(shù)字近似值而來的信號誤差，而這個誤差信號即是量化誤差。一般來說，這里假設量化誤差的功率擁有一個白色的頻率光譜，并且從頻率0到采樣頻率fS之間平均分布。把這個固定的量化噪聲密度從0到fS/2 (即奈奎斯特帶寬)積分計算，那便可得出模/數(shù)轉換器輸出中的噪聲功率。最后，便可得出閃速模/數(shù)轉換器的SNR，其數(shù)值為 (0.176 + 6N) dB，其中N是輸出中的位數(shù)。

　　在以上關于分布在DC和fS/2之間的量化誤差白噪聲的討論，為降低模/數(shù)轉換器輸出信號中的噪聲提供一個簡單的方法。由于有限功率的量化噪聲會在所有頻率間平均分布，因此只要限制轉換器的可用帶寬，就可以削減輸出的總噪聲，從而提升帶寬內信號的SNR。也就是說，假如把輸入帶寬局限在fS/2M，那整體的總和噪聲將可降低M倍，這便稱為過采樣比率。因此，一個過采樣模/數(shù)轉換器所能達到的最高SNR為：
　　SNR = 1.76 + 6N + 10log10 (M) [3]
　　在過采樣中，M值每增大四倍那SNR便會增加一個位(6 dB)。
Sigma-Delta調制器模/數(shù)轉換器

　　在過采樣中的帶寬/分辨率取舍效率可以通過整形輸入信號或量化噪聲的頻譜來加強。前者一般都是用一個delta調制器來完成，而后者則需依靠一個SD調制器。由于SD調制器比起delta調制器在那些非理想化電路中表現(xiàn)更好，所以也被普遍采用。

　　SD調制器的基本工作原理是在反饋環(huán)路中包含一個簡單的量化器，以對量化噪聲整形并將大部份的噪聲移出要求頻帶之外，以準備稍后再用濾波器來抑制。圖2表示出一個簡單的SD調制器的例子，其中加性白噪聲源ei 來調制量化器。
　
圖2  SD調制器

圖3 表示出傳遞函數(shù)，也稱為噪聲傳遞函數(shù)(NTF)，它是從量化噪聲ei傳遞到供不同環(huán)路級L的調制輸出。

圖3  SD調制器中的量化噪聲整形

　　從上述圖表，可以看到調制器在較高的頻率時會把量化噪聲放大，并同時抑制較低頻率的帶內噪聲。在這種效應下，量化噪聲會轉移到較高的頻率，在該處它們稍后會被濾走，從而大大降低了在調制器輸出處的整體帶內量化噪聲能量。但要注意對于較高階的調制器，是會有更多的量化噪聲被整形出頻帶外，使得留在帶內的量化噪聲較少。不過，環(huán)路濾波器的階數(shù)不會無限增加，原因是當環(huán)路的階級愈高，穩(wěn)定性就越低。

　　可以看出對于一個SD調制器來說，可用的SNR以dB為單位就是：
　　SNR = 1.76+6N+(2L+1) 10 log10(M) + 10 log 10 (2L+1)-(2L) 10 log 10 (p)     [3]

　　如果與一個簡單的過采樣模/數(shù)轉換器的SNR比較，當M>p時， SD調制器的SNR會較大，其實這是一種常見情況。隨著過采樣的頻率增加，SD調制器會不斷給出比簡單過采樣更高的分辨率。上述公式表示過采樣率而增加的SNR會乘大(2L+1)倍，因此在SD調制器中的帶寬與分辨率間的取舍效率會比單一的過采樣高，尤其當調制器的階級增加時這一情況更加明顯。SD調制器之所以能獲得更佳的分辨率，應歸功于發(fā)生在SD環(huán)路反饋中的量化誤差噪聲整形。

　　在SD調制器中量化器的輸出信號包含有輸入信號、其它噪聲以及經整形后量化噪聲以外的失真成份。再者，環(huán)路輸出數(shù)據(jù)率會比要求的高M倍。SD轉換過程的最后一個步驟是去除帶外的量化噪聲，并且將輸出的采樣率降低至所需的數(shù)據(jù)傳輸率，該功能由抽取濾波器執(zhí)行。

抽取濾波器

　　在SD調制器輸出處的數(shù)字濾波器必須過濾所有的帶外量化噪聲，并且重新從環(huán)路采樣率MfS到所需的模/數(shù)轉換器輸出率fs之間為數(shù)字數(shù)據(jù)采樣。為了降低實現(xiàn)的復雜性，通常都會在多個不同的級中采用抽取濾波器。

　　一個簡單的實現(xiàn)方法是采用一個簡單的累積/拋棄或sinc濾波器作為第一級，它一般會被限制在一個低階的抽取比例以防止出現(xiàn)明顯的帶內降級，而sinc的傳遞函數(shù)則可防止在不同再采樣率下的信號在帶內出現(xiàn)混疊。然而，這類的配置通常都跟隨有一個低通濾波器，它可從sinc濾波器的中等輸出率將信號每10抽一到所需的采樣率fs/M。這低通濾波器也可用來補償sinc濾波器的帶內降級?？墒?，SD模/數(shù)轉換器中的抽取濾波會導致比流水線模/數(shù)轉換器更長的延遲，但現(xiàn)今大部份的應用都能接受這增加了的幅度。(待續(xù))