PC104總線系統(tǒng)是一種新型的計算機測控平臺，作為嵌入式PC的一種，在軟件與硬件上與標(biāo)準(zhǔn)的臺式PC(PC/AT)體系結(jié)構(gòu)完全兼容，它具有如下優(yōu)點：體積小、十分緊湊，并采用模塊化結(jié)構(gòu)，功耗低，總線易于擴充，緊固堆疊方式安裝，適合于制作高密度、小體積、便攜式測試設(shè)備，因此在軍用航空設(shè)備上有著廣泛的應(yīng)用，但也正是PC104板的這種小尺寸結(jié)構(gòu)、板上可用空間少給設(shè)計帶來了一定的困難，所以本設(shè)計采用了復(fù)雜可編程器件CPLD，用CPLD完成了PC104總線與429總線通訊的主要電路，大大節(jié)省了硬件資源，本文著重介紹了CPLD部分的設(shè)計。

　　1 系統(tǒng)總體設(shè)計

　　CPLD是一種復(fù)雜的用戶可編程邏輯器件，由于采用連續(xù)連接結(jié)構(gòu)，易于預(yù)測延時，從而使電路仿真更加準(zhǔn)確。再加上使用方便的開發(fā)工具，如MAX+PLUSII、Quartus等，使用CPLD器件可以極大地縮短產(chǎn)品開發(fā)周期，給設(shè)計修改帶來很大方便。本論文描述了利用開發(fā)工具MAX+PLUS II實現(xiàn)CPLD處理ARINC429數(shù)據(jù)通信。系統(tǒng)設(shè)計方案如圖1所示。

　　ARINC429收發(fā)電路部分，由兩組3282和3l82芯片構(gòu)成，其中每組芯片實現(xiàn)二路接收、一路發(fā)送，其中的控制信號均有CPLD編程產(chǎn)生：在CPLD部分，D[0...15]為16位雙向數(shù)據(jù)總線，實現(xiàn)AR1NC429收發(fā)電路與PC104總線接口之間的數(shù)據(jù)通信，IO16為16位芯片選擇信號；在PC104總線接口部分，XD[0...15]為16位雙向數(shù)據(jù)總線，XA[1...9]為地址總線，連接CPLD，進行選片操作，XIOR和XIOW 為IO讀寫信號，XAEN 是允許DMA控制地址總線、數(shù)據(jù)總線和讀寫命令線進行DMA傳輸以及對存儲器和I/O設(shè)備的讀寫。

　　2 系統(tǒng)硬件組成

　　429的PC104總線接口板的硬件組成框圖如圖2所示，主要包括AR1NC429收發(fā)電路(HS3282和HS3l82芯片組)、CPLD、429板與PC 機的接口總線PC104總線、與外部的429接口IDC16插座、中斷控制開關(guān)等，其關(guān)系如圖2所示。

　　本接口板元器件布局如圖3所示。

　　3 CPLD內(nèi)部功能及實現(xiàn)

　　3.1 開發(fā)流程描述

　　本系統(tǒng)中的CPLD使用Altera公司的MAX7000S系列可編程邏輯器件中的EPM7128SQC100-6型號，從最初的電路設(shè)計思想到MAX+PLUSII的波形仿真，再到CPLD芯片編程結(jié)束要經(jīng)過的一般開發(fā)流程如圖4所示。

　　3.2 CPLD中的模塊設(shè)計

　　本設(shè)計中CPLD 的功能是實現(xiàn)ARINC429收發(fā)電路與接口板的接口總線PC104總線的數(shù)據(jù)通信。其功能模塊可以分為6部分，以下逐一介紹各模塊的功能及其實現(xiàn)的方法。

　　(1)產(chǎn)生AR1NC429控制器HS3282所需的TTCLK時鐘信號模塊

　　TTCLK即發(fā)射器時鐘信號，本設(shè)計中該信號有480 KHZ和1 MHZ兩種可選頻率，是由一個48 MHZ的晶振提供信號給CPLD，然后由CPLD編程產(chǎn)生480KHZ和1MHZ兩種信號以備選擇。該模塊用圖形編輯的方式實現(xiàn)。要產(chǎn)生3282所需要的480KHZ信號需要對輸入48MHZ信號進行兩次10分頻，要產(chǎn)生1 MHZ信號需要對輸入信號進行6分頻再8分頻。6分頻電路采用3個JK觸發(fā)器實現(xiàn)，8分頻電路采用74393實現(xiàn)，10分頻電路采用7490實現(xiàn)。

　　(2)產(chǎn)生復(fù)位信號/MR和控制發(fā)射器使能信號ENTX的信號ENT模塊

　　/MR是對3282的主復(fù)位信號，/MR將直接送到HS3282，而ENT將送到另一模塊中，用于控制發(fā)射器使能信號ENTX的產(chǎn)生，ENTX=ENT*/TXR，其中TXR為發(fā)送緩沖區(qū)空標(biāo)志。該模塊也采用電路設(shè)計輸入方式。其電路主要由4個D型觸發(fā)器74LS74芯片來完成。輸入為總線驅(qū)動器的前4個輸出，即D0～D3，時鐘脈沖為產(chǎn)生HS3282讀寫信號模塊的一個輸出信號/WR3，輸出為兩個HS3282的復(fù)位信號/MR1和/MR2以及ENT1和ENT2。本模塊具體實現(xiàn)電路如圖5所示。