成果

　　為了面對(duì)這些嚴(yán)苛的要求，美國(guó)國(guó)家半導(dǎo)體開(kāi)發(fā)出一款能夠有效解決這些技術(shù)挑戰(zhàn)的LVDS SERDES（串列解串器）晶片組DS90C2411 和DS90C1241。

　　SERDES的特點(diǎn)

　　這款晶片組將接收高達(dá)24位元的并行CMOS/TTL電位資料，以及來(lái)自圖形或視頻資料源資料相關(guān)的時(shí)脈源。資料和時(shí)脈將在單個(gè)差動(dòng)對(duì)上串列傳送。24位元資料可以被用來(lái)表示顯示顏色資料（共18位元或6位/顏色）和控制訊號(hào)（Hsync, Vsync和資料使能）。對(duì)于最大840Mbps的合成頻寬，能支援從5MHz到35MHz的頻率（今后可以擴(kuò)展到65MHz）。

　　透過(guò)介面上的資料源和接收器兩側(cè)的差動(dòng)對(duì)的每個(gè)腳/電源上分別加入電容（參見(jiàn)圖1），能夠有效地實(shí)現(xiàn)介面連結(jié)的交流耦合。電容將有效地阻擋連結(jié)上任何直流電位的偏置，這樣就成功的隔離接收器與資料源以及它們與自身的電源。通過(guò)這些相同的電容實(shí)現(xiàn)的任何直流電位的隔離，實(shí)際上只讓更高頻率（大于1MHz）的交換內(nèi)容通過(guò)電實(shí)體介面連結(jié)。在此情況下，串列化訊號(hào)本身實(shí)際上是在與LVDS電氣電位（+/- 350 mV）類似的差動(dòng)電位上進(jìn)行交換的。與其他類型的介面相比，這一較低的差動(dòng)擺幅電位會(huì)帶來(lái)相對(duì)更低的功耗和EMI效能。

圖1：雙線串列介面

　　數(shù)量減少的互連

　　在這款新產(chǎn)品中采用了兩種方法，大幅度減少了互連的數(shù)量：
　　·嵌入式時(shí)脈
　　·較寬/大的串列比
　　
　　高達(dá)24位元的并行資料和時(shí)脈輸入串列器（DS90C241）。串列器將并行資料轉(zhuǎn)換成串列化資料（24:1），使其能夠通過(guò)低成本的銅互連線構(gòu)成的差動(dòng)對(duì)（雙線）進(jìn)行發(fā)送。除并行資料外，時(shí)脈（CLK1和CLK0）和其他維持直流平衡和連結(jié)完整性（DCB和DCA）所必須的附加位元也與實(shí)際的資料位元一起被串列化（參見(jiàn)圖2）。將時(shí)脈嵌入到資料中，能消除當(dāng)資料和時(shí)脈在解串器一側(cè)被恢復(fù)時(shí)，可能會(huì)產(chǎn)生和引起資料錯(cuò)誤的時(shí)脈到資料邊沿歪斜問(wèn)題，并從中獲得關(guān)鍵性的好處。

　　隨機(jī)數(shù)據(jù)鎖定和熱插拔

　　此款產(chǎn)品的另一個(gè)獨(dú)特之處，在于不像其他的介面解決方案那樣必須在解串器一側(cè)使用一個(gè)參考時(shí)脈，來(lái)對(duì)嵌入式時(shí)脈訊號(hào)進(jìn)行識(shí)別和/或解碼。其解串架構(gòu)具有一項(xiàng)獨(dú)特的優(yōu)點(diǎn)，那就是無(wú)需在解串器中使用任何參考時(shí)脈，就能鎖定所有隨機(jī)數(shù)據(jù)模式（RDL，隨機(jī)數(shù)據(jù)鎖定）。RDL特點(diǎn)為實(shí)現(xiàn)另一項(xiàng)終端用戶的優(yōu)勢(shì)“熱插拔”創(chuàng)造了條件。“熱插拔”的特點(diǎn)能夠促使解串器重新鎖定到電纜連接和斷開(kāi)時(shí)可能出現(xiàn)的斷開(kāi)后有效、斷開(kāi)無(wú)效和斷開(kāi)的串列化資料流程。在此情況下，不需要任何特殊的時(shí)脈訓(xùn)練模式或介面連結(jié)的特殊初始化序列，介面就能容易地重新鎖定。
　　
　　交流耦合和直流平衡

　　由于整個(gè)介面連結(jié)是交流耦合的，因此介面連結(jié)必然很容易受到引起1或0非平衡密度的直流電荷的影響。連續(xù)的1或0會(huì)在連結(jié)上建立潛在的直流電位電荷，這會(huì)妨礙一個(gè)狀態(tài)（1或0）到另一個(gè)狀態(tài)的正確轉(zhuǎn)換，從而導(dǎo)致出現(xiàn)資料錯(cuò)誤。這一種效應(yīng)也被稱作ISI，符號(hào)間干擾2。因此，為了降低ISI效應(yīng)，國(guó)家半導(dǎo)體新的介面產(chǎn)品中采用了一種整合的直流平衡演算法。

　　長(zhǎng)距電纜驅(qū)動(dòng)

　　為了能夠在10公尺的電纜驅(qū)動(dòng)長(zhǎng)度下，得到高達(dá)1Gbps（或840Mbps）的頻寬，必須在電纜的末端得到干凈并且較大的“眼圖張開(kāi)度”（“Eye” openings），以確保接收解串器能可靠地恢復(fù)資料。過(guò)量的抖動(dòng)和電纜引起的訊號(hào)損失 2等因素都會(huì)阻止“眼睛”張得更大。通過(guò)對(duì)串列器中的PLL（鎖相環(huán)）進(jìn)行精確的設(shè)計(jì)能減小或消除過(guò)量的抖動(dòng)。為了克服由電纜負(fù)載所引起的訊號(hào)損失，因此采用了一項(xiàng)被稱為預(yù)放大2的技術(shù)，其本質(zhì)上是在串列化資料流程的開(kāi)關(guān)轉(zhuǎn)換處對(duì)訊號(hào)進(jìn)行過(guò)驅(qū)動(dòng)/提升處理。

圖2：串列化配置和協(xié)定

　　結(jié)論

　　透過(guò)美國(guó)國(guó)家半導(dǎo)體新型顯示SERDES產(chǎn)品DS90C241 / DS90C124 SERDES的介紹，圖3展示了一款的新型數(shù)位顯示介面，它適用于要求特別嚴(yán)格和/或苛刻的遠(yuǎn)距離應(yīng)用，并在SVGA（800x 600）/42 MHz解析度下的工作距離長(zhǎng)達(dá)10公尺。該介面架構(gòu)能容易地升級(jí)到更高的頻寬，用來(lái)支援未來(lái)如XGA或更高的顯示解析度。

圖3：典型應(yīng)用－后座資訊娛樂(lè)與導(dǎo)航顯示