當人們借助高速ECL（射極耦合邏輯）做設計時，時鐘周期之間的時間經常太少，無法在雙穩(wěn)態(tài)多諧振蕩器之間用門電路來實現邏輯函數。在這些情況中，可以用導線OR和雙穩(wěn)態(tài)多諧振蕩器互補逆變輸出來派生等效邏輯函數（參考文獻1、參考文獻2、參考文獻3）?？梢园?a class="contentlabel" href="http://cafeforensic.com/news/listbylabel/label/ECL">ECL的射極跟隨器與一個下拉電阻并聯(lián)，來實現幾乎沒有延時的OR函數?；パa輸出（其中一路被逆變）提供了無延時的邏輯逆變。

　　本設計實例使用較老的Motorola10HECL系列邏輯器件，當筆者在構建本設計時，最新型號已經上市（圖1）。較新的ECL系列快得多，但適用相同的導線OR原理。為清晰起見，此圖省略了功率電阻和50Ω下拉電阻。本設計需要在PRBS（偽隨機二進制序列）數據流和本地PRBS參考（用于一個運行速率為250Mbps的BER計數器）之間做XOR比較（圖1a）。但是設計遇到了一個問題：250Mbps時的時鐘周期為4ns，而10H107XOR/XNOR門的最大傳輸延時為1.7ns。另外，10H131雙穩(wěn)態(tài)多諧振蕩器的最大傳輸延時為1.8ns，并且需要的輸入設置時間為0.7ns。所有這三個延時總計4.2ns，超過4ns時鐘周期200ps。添加帶有導線OR輸出的第四個雙穩(wěn)態(tài)多諧振蕩器，來代替10H107XOR/XNOR，就可解決這個問題（圖1d）。

　　XNOR等效函數利用了NOR、AND、OR函數（圖1b）。圖1c中的電路用輸出逆變器把NOR轉換成等效OR，并用逆變的輸入和輸出把AND轉換成等效OR?，F在，電路只適用OR和逆變器。這種形式對于實現導線OR等效函數是必需的（圖1d）。在這種情況下，雙穩(wěn)態(tài)多諧振蕩器的逆變互補輸出代替了逆變器，并且雙穩(wěn)態(tài)多諧振蕩器的輸出之間的并聯(lián)電連接代替了OR門。

參考文獻

1. “Using Wire-OR Ties In ECLinPS Designs,”Application Note AN1650/D, On Semiconductor.
2. “Dual D Type Master Slave Flip-flop,” MC10H131 data sheet, On Semiconductor.
3. “Triple 2-Input Exclusive OR/Exclusive NOR Gate,” MC10H107 data sheet, On Semiconductor.