在高速數(shù)據(jù)率下，低電容 ESD 保護(hù)對于保持 USB 2.0、IEEE 1394 以及 ITV操作中使用的 DVI和HDMI 協(xié)議的數(shù)據(jù)完整性是很關(guān)鍵的。

　　全世界有數(shù)百萬的家庭都已經(jīng)在通過衛(wèi)星電視、有線電視以及陸地廣播享用互動(dòng)式電視 (ITV)服務(wù) 。借助于計(jì)算機(jī)技術(shù)，ATSC ACAP協(xié)議正在通過數(shù)據(jù)廣播 (PC 下載) 以及實(shí)時(shí)互動(dòng)應(yīng)用服務(wù)成為富有生命力的廣播服務(wù)。

　　隨著這些行業(yè)的匯聚聯(lián)合，制造商必須對設(shè)備需求作出響應(yīng)，以便容納更高的數(shù)據(jù)率以及符合當(dāng)前和擬議中的通信需求。另外，保護(hù)昂貴的設(shè)備不會(huì)受到因用戶錯(cuò)誤操作、環(huán)境危害或電源變化所引起的致命的損壞也是一項(xiàng)關(guān)鍵的設(shè)計(jì)課題。

　　USB 2.0、IEEE 1394、ITV 應(yīng)用和操作中使用的數(shù)字式可視接口(DVI)和高清晰度多媒體接口(HDMI)協(xié)議允許高速數(shù)據(jù)傳輸率，并可以支持即插即用熱插拔安裝和操作。但這些外部端口很容易受到來自工作環(huán)境和周邊設(shè)備的破壞性的 ESD 脈沖的傷害。ESD抑制器件除了保護(hù)數(shù)據(jù)傳輸線路之外，必須保持其信號(hào)的完整性。

　　通常，USB2.0支持480Mbps的數(shù)據(jù)傳輸；DVI和HDMI協(xié)議更是分別支持高達(dá) 8Gbps和5Gbps 的數(shù)據(jù)傳輸帶寬。在USB2.0、DVI和HDMI的高速數(shù)據(jù)率下，傳統(tǒng)保護(hù)裝置的寄生電容可能破壞信號(hào)的完整性或令其失真。失真表現(xiàn)為由較慢的上升和下降時(shí)間所致的高態(tài)／低態(tài)瞬變的前沿和后沿被修圓。上升和下降時(shí)間較慢會(huì)給系統(tǒng)帶來一些問題，其中最重要的是時(shí)序問題。電路在特定的時(shí)間需要穩(wěn)定的“高”態(tài)和“低”態(tài)。隨著各狀態(tài)之間過渡時(shí)間的增加，電路有可能檢測到不完整的過渡期，從而將數(shù)據(jù)誤差引入系統(tǒng)。表1是不同寄生電容ESD抑制器件對數(shù)據(jù)上升沿時(shí)間(10%~90%高電平)所造成的影響比較。

　　傳輸速率為12Mbps時(shí)，其保持電平的時(shí)間要長得多(80ns)。在此數(shù)據(jù)傳輸率條件下，1OpF或更小的電容值將使得數(shù)據(jù)通過時(shí)的失真最小。當(dāng)傳輸速率提高到480Mbps時(shí)，信號(hào)具有短得多的電平保持時(shí)間(2.0ns)。此時(shí)1OpF電容的ESD抑制器件已經(jīng)引起波形失真：它減少了電平保持時(shí)間并使前沿和后沿的形狀大為改變。而660 pF電容的ESD抑制器件則造成了相當(dāng)大的失真，以致于波形甚至無法達(dá)到信號(hào)工作電壓。圖1顯示了不同ESD抑制器件對480Mbps數(shù)據(jù)波形的影響。

　　這些數(shù)據(jù)揭示了在進(jìn)行超高速系統(tǒng)的數(shù)據(jù)傳輸線路保護(hù)時(shí)ESD抑制器的電容特性的重要性。盡管現(xiàn)有的各種抑制器均能夠提供有效的ESD 保護(hù)功能，但不能以犧牲系統(tǒng)的信號(hào)完整性為代價(jià)。因此，在把ESD抑制器引入電路設(shè)計(jì)之前，必須對其電容有所考慮。具有極低電容值的ESD抑制元件(如PESD器件)能夠在提供ESD保護(hù)功能的同時(shí)保持高速數(shù)據(jù)信號(hào)的數(shù)據(jù)完整性。由于傳輸最高速率的不同，不同的數(shù)據(jù)接口所能接受的最高電容是不一樣的。譬如，USB2.0數(shù)據(jù)線上的寄生電容一般控制在10pF以內(nèi)，而DVI或HDMI數(shù)據(jù)接口要求則更低，通常低于1pF（圖2）?！　?/p>

　　高速信號(hào)和瞬變(如ESD)還帶來了另一個(gè)寄生特性—電感。尤其值得關(guān)注的是用來實(shí)現(xiàn)連接器、芯片及其他任何配套元件之間互連的電路板上跡線的寄生電感。與電容效應(yīng)相似，由電路板跡線所產(chǎn)生的電感將不會(huì)影響低頻信號(hào)。但是，在高速條件下，這種電感將產(chǎn)生有可能影響信號(hào)完整性的阻抗分量。當(dāng)高頻信號(hào)(如ESD)通過時(shí)，少量的跡線電感可能轉(zhuǎn)換成巨大的阻抗。設(shè)計(jì)師可通過在ESD抑制器和受保護(hù)芯片之間設(shè)置盡可能大的距離的方法來利用上述特性完善ESD器件和IC本身間的協(xié)同、耦合。

　　低電容 ESD 保護(hù)對于高速條件下保持?jǐn)?shù)據(jù)的完整性是非常關(guān)鍵的。在常見的瞬間過電壓抑制器件中，金屬氧化物壓敏電阻(MOV)和多層壓敏電阻(MLV)因價(jià)廉物美而應(yīng)用廣泛。但其固有的高電容決定了其應(yīng)用范圍只能局限于低頻領(lǐng)域和電源的瞬間電壓抑制上。而硅類ESD防護(hù)器件，包括齊納二極管、TVS二極管／陣列等，雖然具有保護(hù)電壓低而準(zhǔn)確的優(yōu)點(diǎn)，其寄生電容依舊不可忽視，通常難以適用于高速數(shù)據(jù)通訊接口，如HDMI，IEEE1394等。

　　為滿足高速數(shù)據(jù)通訊接口既ESD保護(hù)有效、又不影響高速信號(hào)傳輸?shù)囊?。近年來，市場上推出了多種專門適用于此類保護(hù)要求的器件。其中以瑞侃電路保護(hù)部門（RCP: Raychem Circuit Protection）推出的PESD器件為代表。該器件的電容極低（通常0.25pF），漏電流極?。?lt;0.001A）；ESD防護(hù)快速有效（響應(yīng)曲線如圖3所示，觸發(fā)電壓典型值為150V~250V；響應(yīng)時(shí)間小于1ns）；價(jià)格低于低電容硅器件。因此，在高速數(shù)據(jù)傳輸條件下，PESD器件擁有更佳的保護(hù)應(yīng)用特性。該器件已成功應(yīng)用于HDMI1.3和USB2.0等多種高速接口電路。

　　圖４、圖５和圖6展示了利用瑞侃電路保護(hù)部門PESD器件對HDMI1.3、USB2.0和IEEE1394接口電路進(jìn)行保護(hù)的典型應(yīng)用。這些保護(hù)將 ESD 與敏感電路隔離。在傳輸線路脈沖(TLP) 測試和IEC61000-4-2 測試中，尤其是經(jīng)過多次采樣（1000次TLP測試）后，其性能要比其他可比較的元件好。相對于其他典型的聚合物ESD防護(hù)器件，這類PESD器件的較低觸發(fā)電壓(通常150V)和低箝位電壓(通常25V)能更好的幫助保護(hù)敏感電子元件。該器件采用電子工業(yè)中最流行的0603和0402貼裝形式，符合RoHS 的嚴(yán)格要求；幫助機(jī)頂盒敏感電路、手提電腦、手機(jī)和其它便攜式設(shè)備免ESD侵害。

　　當(dāng)選擇了一個(gè)抑制和電特性(漏電流、電容)與電路參數(shù)相吻合的ESD抑制器之后(如PESD)，還需要作出另一項(xiàng)選擇：抑制器應(yīng)安裝在電路板的什么位置上才能優(yōu)化電路的ESD保護(hù)? “優(yōu)化” ESD 保護(hù)指的是使受保護(hù)芯片上的ESD瞬變盡可能少。簡單地講，應(yīng)把ESD抑制器直接放置在連接器的后面。它應(yīng)該是第一個(gè)遭遇ESD瞬變的板級(jí)元件。然后，在實(shí)際可行的情況下，任何需要保護(hù)的芯片均應(yīng)盡可能地遠(yuǎn)離ESD抑制器。采取這一方法將極大地減輕集成電路所承受的應(yīng)力。下面列出的是PESD器件安裝位置的相對優(yōu)先級(jí)，按從高到低的順序排列如下：

　　● 設(shè)置于作為系統(tǒng)屏蔽(機(jī)殼)中的入口的連接器的內(nèi)部
　　● 安放于電路板跡線與連接器插腳相互作用的位置
　　● 放置于電路板上緊挨在連接器后面的位置
　　● 位于可以高效耦合至I/O 線路的性能穩(wěn)定且未受保護(hù)的傳輸線路
　　● 設(shè)置于數(shù)據(jù)傳輸線路上的一個(gè)串聯(lián)阻性元件之前
　　● 位于數(shù)據(jù)傳輸線路上的一個(gè)分支點(diǎn)之前
　　● 靠近IC和/或ASI

　　另一個(gè)需要考慮的布局問題是從PESD到被保護(hù)IC的距離和耦合電阻的選擇。目標(biāo)是將該距離降至最小。需要保護(hù)的IC通常自身帶有ESD保護(hù)。但這只屬于器件級(jí)的防護(hù)，且一致性較差，需要PESD器件協(xié)助/圖1， 器件電容對信號(hào)波形的影響耦合達(dá)到設(shè)備/系統(tǒng)級(jí)的ESD防護(hù)。隨著與傳輸線路之間距離的增加，ESD 抑制器變得越發(fā)與受其保護(hù)的信號(hào)線“隔離” 開來。與電路板走線相關(guān)聯(lián)的電感以及任何的封裝寄生電感都將在保護(hù)電路中加入阻抗，成為PESD電壓抑制器和IC間的耦合阻抗。因?yàn)镮C芯片將要承受抑制器兩端和耦合阻抗兩端的電壓之和，理想的設(shè)計(jì)應(yīng)使PESD盡可能多承受應(yīng)力，同時(shí)保證兩級(jí)防護(hù)間沒有遺漏的“死角”。

　　最后，機(jī)殼(框架)的地應(yīng)是ESD基準(zhǔn)，而不是信號(hào)(數(shù)字)地。目的是把ESD從信號(hào)環(huán)境中屏蔽出去。使ESD TVS保護(hù)器件以機(jī)殼的地為基準(zhǔn)，則可免受那些不希望的噪聲效應(yīng)(如接地反跳)的影響。目標(biāo)是盡量保持“干凈” 的信號(hào)(數(shù)據(jù))環(huán)境。