DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設(shè)計(jì)(08-100)
* 4n數(shù)據(jù)預(yù)取
本文引用地址:http://cafeforensic.com/article/91686.htmDDR SDRAM的數(shù)據(jù)預(yù)取能力是2,即芯片內(nèi)部能以2倍于時(shí)鐘運(yùn)行的速度預(yù)取數(shù)據(jù),從而使得芯片內(nèi)核工作頻率僅需要為外部數(shù)據(jù)傳輸率的一半。DDR2 SDRAM的數(shù)據(jù)預(yù)取能力是4,即芯片內(nèi)核工作頻率僅需要為外部數(shù)據(jù)傳輸率的1/4。而對(duì)于SDRAM,芯片內(nèi)核工作頻率等于外部數(shù)據(jù)傳輸速率。所以在同樣的內(nèi)核頻率下,DDR SDRAM的數(shù)據(jù)傳輸速率比SDRAM高一倍,而DDR2 SDRAM的數(shù)據(jù)傳輸率比DDR SDRAM又高一倍。
例如,DDR2和DDR1 SDRAM的外部數(shù)據(jù)傳輸率都為400Mb/s的情況下,對(duì)于DDR2 SDRAM而言,其內(nèi)核工作頻率僅需要為100MHz,而對(duì)于DDR SDRAM,其內(nèi)核工作頻率需要為200MHz,如果是SDRAM,則其內(nèi)核頻率要求為400MHz,正是因?yàn)槿绱烁叩膬?nèi)核頻率無法在技術(shù)上實(shí)現(xiàn),因而SDRAM的數(shù)據(jù)傳輸率無法達(dá)到400Mb/s。
利用這項(xiàng)技術(shù),DDR2 SDRAM可以在不提高內(nèi)核工作頻率的前提下(即無需對(duì)芯片做大的技術(shù)革新),大大提高外部數(shù)據(jù)傳輸速率,從而獲得更高的性能。值得提及的是,目前正在研發(fā)的DDR3 SDRAM技術(shù),其數(shù)據(jù)傳輸率比DDR2 SDRAM又有大幅度提高,其并不是源于技術(shù)上的巨大變革,而是因?yàn)椴捎昧?n數(shù)據(jù)預(yù)取技術(shù)。
根據(jù)數(shù)據(jù)傳輸速率的不同,DDR SDRAM有如下系列:266Mb/s,333Mb/s, 400Mb/s,而DDR2 SDRAM有如下系列:400Mb/s,533Mb/s, 667Mb/s,800Mb/s, 1066Mb/s。可以看出,DDR2 SDRAM直接從DDR SDRAM的最高的數(shù)據(jù)傳輸率起步,最高可以達(dá)到1066Mb/s以上,該性能的大幅提升,正是利用了這種4倍數(shù)據(jù)預(yù)取技術(shù)。
圖5提供了DDR SDRAM和DDR2 SDRAM的數(shù)據(jù)預(yù)取框圖以便比較。
圖5 16位存儲(chǔ)芯片的數(shù)據(jù)預(yù)取框圖
* 差分DQS/DQS#信號(hào)
DDR SDRAM采用單端DQS信號(hào)。
如前文所述,目前廣泛應(yīng)用的DDR2 SDRAM,數(shù)據(jù)傳輸率最高已經(jīng)達(dá)到1066Mbit/s,即DQS和DQ的變化率都將達(dá)到一秒鐘1066M次,其中,DQS作為數(shù)據(jù)信號(hào)DQ的采樣參考源,如果采用單端信號(hào)已經(jīng)不足以保證其在高速變化時(shí)的信號(hào)完整性。
上拉電阻相關(guān)文章:上拉電阻原理
評(píng)論