克服這些挑戰(zhàn)需要仔細(xì)注意所用的技術(shù)以及合適的硬件和軟件。

　　低電容測(cè)量。 如果C較小，那么DUT的交流響應(yīng)電流就較低，難以測(cè)量。但是，在較高的頻率下，DUT阻抗將減小，從而電流會(huì)增大，比較容易測(cè)量。半導(dǎo)體電容通常非常低(低于1pF)，低于很多LCR表的測(cè)量范圍。即使那些聲稱能夠測(cè)量這些小電容值的測(cè)試儀可能也會(huì)由于說明書晦澀難懂而很難判斷最終的測(cè)量精度。如果無法明確給出測(cè)試儀整個(gè)量程的精度，那么用戶需要因此而咨詢制造商。

　　高D(漏)電容。半導(dǎo)體電容除了C值較低之外，還具有泄漏的特點(diǎn)。當(dāng)與電容并聯(lián)的等價(jià)電阻太低時(shí)就會(huì)出現(xiàn)這種情況。這會(huì)導(dǎo)致電阻性阻抗超過電容性阻抗，C值被噪聲所淹沒。對(duì)于具有超薄柵氧層的器件，D的值可能大于5。一般而言，隨著D的增大，電容測(cè)量的精度迅速下降，因此高D是實(shí)際使用電容計(jì)的一個(gè)限制因素。同樣，較高的頻率有助于解決這一問題。在較高的頻率下，電容性阻抗較低，使得電容電流較高，更容易進(jìn)行測(cè)量。

　　C-V測(cè)量的互連。大多數(shù)測(cè)試環(huán)境下，DUT都是圓片上的一個(gè)測(cè)試結(jié)構(gòu)：它通過探測(cè)器、探針卡適配器和開關(guān)矩陣連接C-V測(cè)試儀。即使沒有開關(guān)，仍然也會(huì)使用探測(cè)器和大量的連線。在較高的頻率下，必須采用特殊的校正和補(bǔ)償技術(shù)。通常情況下，這是通過組合使用開路、短路或者校準(zhǔn)器件來實(shí)現(xiàn)的。由于硬件、布線和補(bǔ)償技術(shù)非常復(fù)雜，因此經(jīng)常與C-V測(cè)試應(yīng)用工程師進(jìn)行交流是一個(gè)好的辦法。他們擅長使用各種探測(cè)系統(tǒng)，克服各種互連問題。

　　獲取有用的數(shù)據(jù)。除了上述的精度問題，C-V數(shù)據(jù)采集中實(shí)際需要考慮的因素包括測(cè)試變量的儀器量程，參數(shù)提取軟件的多功能性和硬件的易用性。一般而言，C-V測(cè)試已僅限于約30V和10mA直流偏壓。但是，很多應(yīng)用，例如LD MOS結(jié)構(gòu)的特征分析、低k夾層電介質(zhì)、MEMS器件、有機(jī)TFT顯示器和光電二極管，需要在較高的電壓或電流下進(jìn)行測(cè)試。對(duì)于這些應(yīng)用，需要單獨(dú)的高壓直流電源和電容計(jì);高達(dá)400V的差分直流偏壓(0到±400V)和高達(dá)300mA的電流輸出是非常有用的。在C-V測(cè)試儀的HI和LO端加載差分直流偏壓能夠更靈活地控制DUT內(nèi)的電場(chǎng)，這對(duì)于新型器件的研究和建模是非常有用的，例如納米級(jí)元件。

　　儀用軟件應(yīng)該包括無需用戶編程可直接使用的測(cè)試?yán)?。這些應(yīng)該適用于大多數(shù)廣泛使用的器件工藝和測(cè)試技術(shù)，即本文前三段中提及的有關(guān)內(nèi)容。有些研究者可能會(huì)對(duì)一些不常見的測(cè)試感興趣，例如對(duì)MIM(金屬-絕緣體-金屬)型電容進(jìn)行C-V和C-f掃描，測(cè)量圓片上的互連小電容，或者對(duì)雙端納米器件進(jìn)行C-V掃描。利用自動(dòng)繪圖功能能夠方便的實(shí)現(xiàn)參數(shù)提取(例如，如圖5所示)。