雖然PLD公司之間的競爭一直非常激烈，但ASIC仍然是我們主要的競爭對手。而競爭的結果是客戶趨向于使用可編程解決方案。相信PLD產業(yè)會持續(xù)擴大市場份額，加速替代ASIC。

　　在過去幾年中，半導體產業(yè)整體上經歷了明顯的衰退。而這一衰退對于可編程邏輯器件(PLD)行業(yè)來講實際上卻是很好的發(fā)展機會。雖然PLD公司之間的競爭一直非常激烈，但ASIC(專用集成電路)仍然是我們主要的競爭對手。而競爭的結果是客戶趨向于使用可編程解決方案。

　　相對于10年前，目前采用前沿技術實現一個ASIC設計的成本幾乎翻了3倍。面對急劇攀升的開發(fā)成本，很多ASIC設計人員不得不依靠成本合理但是有些落后的技術。采用老的工藝技術在性能上有不利的一面，例如，ASIC設計人員在高級設計中很難支持關鍵的新型高速存儲器和串行接口。而PLD供應商為很多市場領域提供標準器件，而且可以支持高級工藝節(jié)點技術的迅速應用。

　　大約10年前，大部分基于PLD和基于ASIC的設計都是從相同的工藝節(jié)點起步的?，F在，先進的PLD通常比最新的ASIC設計領先3個到4個工藝節(jié)點，這說明經濟因素迫使ASIC采用最先進工藝技術的步伐放緩了。在采用落后節(jié)點技術的ASIC和高級節(jié)點技術的PLD之間進行選擇時，幾年前PLD就已經成為較好的選擇，而現在更是如此。

　　當PLD產品使用40nm技術時，這一優(yōu)勢變得更加明顯。我們確信，對于Altera而言，40nm是改變行業(yè)面貌的節(jié)點。自從2008年5月推出業(yè)界首款40nmFPGA———StratixВIV器件并于2008年12月開始發(fā)售這些器件以來，我們經歷了Stratix器件有史以來最快速的增長，這有可能帶動FPGA產業(yè)的增長。

　　但是，僅僅采用最新的工藝節(jié)點技術并不能贏得競爭。在設計團隊規(guī)模縮小，而產品及時面市壓力增大的時候，我們的客戶正在尋找能夠幫助他們更迅速地完成工作并獲得更好結果的軟件工具。在Altera，我們很清楚軟件在設計中的重要性，因此，不斷加大在這方面的投入。今年，Altera在QuartusВ II設計軟件中引入了新功能，增強了時序分析、信號完整性和仿真等功能。

　　串行接口的大量應用推動了設計對高速收發(fā)器的需求。充分發(fā)揮我們在收發(fā)器設計上的優(yōu)勢。Altera上半年發(fā)布并開始銷售業(yè)界唯一集成了11.3Gbps收發(fā)器的FPGA。

　　從低端到高端產品，功耗也是我們的客戶非常關心的問題。在過去幾年中，Altera投入了大量的工程資源來開發(fā)低功耗器件和技術，包括零功耗MAX В

　　IIZCPLD，低功耗和低成本Cyclone В IIIFPGA以及Stratix В IVFPGA。這些器件的功耗比競爭對手相似器件的功耗低30%到50%。Altera也是唯一通過HardCopy В ASIC器件提供從FPGA到ASIC無縫移植的公司，該技術進一步降低了功耗，節(jié)省了成本。

　　雖然半導體產業(yè)在2009年下半年還會面臨困難的經濟形勢，但是，我們對目前的產品充滿信心，相信能夠繼續(xù)擴大在PLD產業(yè)上的市場份額，加速替代ASIC。