- 正確選擇輸入網絡元件對于高速ADC的驅動和輸入網絡的平衡至關重要(參考應用筆記：“正確選擇輸入網絡，優(yōu)化高速ADC的動態(tài)性能和增益平坦度”)。
在較高IF應用中，端接電阻的位置非常重要。交流耦合輸入信號可以在變壓器的原邊或副邊端接，具體取決于系統(tǒng)對高速ADC增益平坦度和動態(tài)范圍的要求。寬帶變壓器是一個常用元件，能夠在較寬的頻率范圍內將單端信號轉換成差分信號，提供了一種快速、便捷的解決方案。
原邊端接
本文以MAX1124 (Maxim近期推出的250MHz、1
- 關鍵字：
ADC 變壓器
- 消除模數轉換鏈路中的數字反饋可能是一個挑戰(zhàn)。在把數字輸出與模擬信號鏈路及編碼時鐘隔離開來的板級設計過程中，即使在極為謹慎的情況下，模數轉換器 (ADC) 輸出頻譜中也有可能觀察到某些數字反饋的現象，從而導致轉換器動態(tài)范圍性能的下降。盡管良好的布局可以幫助減輕耦合回模擬輸入的數字噪聲的影響，但是這種辦法也許不足以消除數字反饋這個問題。本文解釋了數字反饋，并討論了一種新的創(chuàng)新性 ADC，這種 ADC 內置了一些功能，在良好設計的布局也許不足以解決問題的情況下，這些功能可用來克服數字反饋。
數字反饋
- 關鍵字：
ADC 數字反饋
- 包含千兆采樣率ADC的系統(tǒng)設計會遇到許多復雜情況。面臨的主要挑戰(zhàn)包括時鐘驅動、模擬輸入級和高速數字接口。本文探討了如何才能克服這些挑戰(zhàn)，并給出了在千兆赫茲的速度下進行系統(tǒng)優(yōu)化的方法。在討論中，時鐘設計、差分輸入驅動器的設計、數字接口和布局考慮都是十分復雜的問題。本文中的參考設計將采用ADC083000/B3000。
時鐘源是高速數據轉換系統(tǒng)中最重要的子電路之一。這是因為時鐘信號的定時精度會直接影響ADC的動態(tài)性能。為了將這種影響最小化，ADC的時鐘源必須 具有很低的定時抖動或相位噪聲。如果在選擇
- 關鍵字：
ADC ADC083000
- 高速ADC的性能特性對整個信號處理鏈路的設計影響巨大。系統(tǒng)設計師在考慮ADC對基帶影響的同時，還必須考慮對射頻(RF)和數字電路系統(tǒng)的影響。由于ADC位于模擬和數字區(qū)域之間，評價和選擇的責任常常落在系統(tǒng)設計師身上，而系統(tǒng)設計師并不都是ADC專家。
還有一些重要因素用戶在最初選擇高性能ADC時常常忽視。他們可能要等到最初設計樣機將要完成時才能知道所有系統(tǒng)級結果，而此時已不太可能再選擇另外的ADC。
影響很多無線通信系統(tǒng)的重要因素之一就是低輸入信號電平時的失真度。大多數無線傳輸到達ADC的信號
- 關鍵字：
ADC CMOS
- 近年來，隨著數字信號處理技術的迅猛發(fā)展，數字信號處理技術廣泛地應用于各個領域。因此對作為模擬和數字系統(tǒng)之間橋梁的模數轉換器(ADC)的性能也提出了越來越高的要求。低電壓高速ADC在許多的電子器件的應用中是一個關鍵部分。由于其他結構諸如兩步快閃結構或內插式結構都很難在高輸入頻率下提供低諧波失真，因此流水線結構在高速低功耗的ADC應用中也成為一個比較常用的結構。
作為流水線ADC前端的采樣保持電路是整個系統(tǒng)的關鍵模塊電路之一。設計一個性能優(yōu)異的采樣保持電路是避免采樣歪斜(timing skew)最直
- 關鍵字：
ADC 采樣保持
- 運用時序交錯式類比數位轉換器(timeinterleavedADC)在每秒高達數十億次的同步取樣類比訊號是一個技術上的挑戰(zhàn)，除此之外，對於混合訊號電路的設計也需要非常謹慎小心?；旧?，時序交錯的目標是利用轉換器數目與取樣頻率相乘而不影響解析度以及動態(tài)的效能。
本文將探討運用時序交錯式類比數位轉換器時所出現的技術挑戰(zhàn)，并對此提供實用的系統(tǒng)設計解決方案。本文也將說明可以解決目前已知問題的創(chuàng)新元件的特色及設計技術。同時利用快速傅立葉轉換(FFT)計算法算出7GSPS速率及兩個轉換器晶片在「交錯解決方案
- 關鍵字：
PCB ADC
- 引言
在當今工業(yè)自動化應用中，復雜的控制系統(tǒng)代替人工來操作不同的機器和過程。術語“自動化”指其智能化足以制定正確的過程決策從而實現目標結果的系統(tǒng)。我們這里所說的“系統(tǒng)”是指閉環(huán)控制系統(tǒng)。這些系統(tǒng)依賴于輸入至控制器的傳感器數據，提供反饋，控制器據此采取措施。這些措施就是控制器輸出的變化。通過確保高性能、高可靠性工業(yè)操作，閉環(huán)控制系統(tǒng)對于現代化工業(yè)4.0工廠的工業(yè)自動化和效率至關重要。
本文討論閉環(huán)系統(tǒng)的關鍵要素，重點關注模/數轉換器(ADC)和
- 關鍵字：
ADC DAC
- 一些工程師在設計過程中經常會發(fā)出疑問“為什么ADC的額定最小和最大增益誤差相差如此之大?”在此將針對該問題進行深入探討并給予解答。
為特定應用選擇高速ADC時，增益一般不是關鍵規(guī)格。在設計階段會更重視噪聲、失真、功耗和價格。但這些年來，我們了解到，一旦ADC和信號鏈中的所有其他器件得以明確，某些幸運的工程師會計算復合信號鏈的增益，判斷它會如何影響系統(tǒng)。ADC通常不是總偏差的主要貢獻者，但某些器件要比其他器件更糟糕。
增益誤差指實測滿量程與理想滿量程之差，通常用滿量程
- 關鍵字：
ADI ADC
- 隨著模數轉換器(ADC)的設計與架構繼續(xù)采用尺寸更小的過程節(jié)點，一種新的千兆赫ADC產品應運而生。能以千兆赫速率或更高速率進行直接RF采樣且不產生交織偽像的ADC為通信系統(tǒng)、儀器儀表和雷達應用的直接RF數字化帶來了全新的系統(tǒng)解決方案。
最先進的寬帶ADC技術可以實現直接RF采樣。就在不久前，唯一可運行在GSPS (Gsample/s)下的單芯片ADC架構是分辨率為6位或8位的Flash轉換器。這些器件能耗極高，且通常無法提供超過7位的有效位數(ENOB)，這是由于Flash架構的幾何尺寸與功耗限
- 關鍵字：
ADC RF 轉換器 LVDS FPGA
- 1 雙通道TIADC中的失配誤差
一種使ADC速度加倍的有效方法是將兩個ADC并行設置，采樣時鐘反相操作。子ADC系統(tǒng)傳遞函數之間不可避免的微小失配會導致雜散諧波(tones)，能夠顯著降低可實現的動態(tài)范圍。在這種ADC中有四種類型的誤差：
1. DC 偏置誤差;
2. 靜態(tài)增益誤差;
3. 時序誤差;
4. 帶寬誤差。
在實際應用中，DC偏置誤差很簡單，可通過數字校準來處理。帶寬誤差最難應對，通常是通過精心的設計和布局來使誤差減小。在本文中，我們將重點討論增益和時
- 關鍵字：
ADC 校準信號 轉換器 LMS LTE
- 1 三相電功率測量基礎知識
三相電力系統(tǒng)承載頻率相同的三相交流電(AC)，各相之間彼此相位差120°。圖1所示為三相電壓波形，圖2所示為配置為4線Y型或星型連接的三個單相。3線Y型連接與沒有零線的4線連接完全相同。零線(圖2中黑色線)連接至Y型配置系統(tǒng)的中心點，供不平衡負載使用。如果負載恰好平衡，意味著各相電流相同，相電流彼此抵消，零線中沒有電流。所以，3線連接常用于平衡負載。顯而易見，線越少、消耗的銅纜就越少，系統(tǒng)成本越低、也更經濟。
功率是負載上電壓和電流的乘積。功率計包括
- 關鍵字：
Petaluma ADC 電流表 智能電網 FFT
- 引言
這些下一代軟件定義無線電系統(tǒng)是基于高功率效率的射頻A/D轉換器(RF-ADC)，它們能夠在天線側采樣，同時可提供高動態(tài)范圍。這些ADC采用時間交替(TIADC)架構和CMOS技術設計，能夠實現很高的采樣率。但該架構也受時變失配誤差(mismatch errors)影響，有必要進行實時校準。本文介紹了一種全新的采用低復雜度數字信號處理算法來進行增益和時序失配誤差背景校準的方法。
1 雙通道TIADC中的失配誤差
一種使ADC速度加倍的有效方法是將兩個ADC并行設置，采樣時鐘反相操
- 關鍵字：
ADC TIADC 校準信號 濾波器 轉換器
- 1 什么是Worst Case
在汽車電子的應用中，為了保證我們的設計能滿足汽車的環(huán)境要求和可靠性要求，需要在設計階段充分考慮實際應用中的極端情況，即電路模型的Worst Case。從PCB外部來講，主要考慮環(huán)境影響及信號的動態(tài)輸入，一般涉及以下因素：
• 環(huán)境溫度的高低極值;
• 輸入信號的電平范圍;
• 電源的極端情況等。
從PCB內部來講，主要考慮元器件的誤差、壽命以及安全工作范圍等，一般涉及以下因素：
• 電源模塊(L
- 關鍵字：
單片機 S12ZVM 蓄電池 MCU ADC
- 導讀：正我們處在一個數字時代,而我們的視覺、聽覺、感覺、嗅覺等所感知的卻是一個模擬世界。如何將數字世界與模擬世界聯系在一起,正是模擬數字轉換器(ADC)和數字模擬轉換器(DAC)大顯身手之處。下面我們一起學習一下ADC是什么東東吧~~~
1.ADC是什么--簡介
ADC是Analog-to-digital converter的簡稱，中文名稱為模擬數字轉換器，簡稱“模數轉換器”，是一種用于將模擬形式的連續(xù)信號轉換為數字形式的離散信號的設備。一個模擬數字轉換器可以提供信號用
- 關鍵字：
ADC 模數轉換器 ADC是什么
- 摘要：基于零中頻正交解調原理的頻率特性測試儀，用于檢測被測網絡的幅頻特性和相頻特性。系統(tǒng)采用集成數字直接頻率合成器AD9854產生雙路恒幅正交余弦信號，作為掃頻信號源，以FPGA為控制核心和運算平臺，結合濾波器、放大器、混頻器及ADC電路，實現對雙端口網絡在1-40MHz頻率范圍內頻率特性的點頻和掃頻測量，并在LCD屏上實時顯示相頻特性曲線和幅頻特性曲線。
引言
AD9854數字合成器是高度集成的器件，它采用先進的DDS技術，片內整合了兩路高速、高性能正交D/A轉換器，在高穩(wěn)定度時鐘的驅動
- 關鍵字：
AD9854 FPGA 濾波器 DDS ADC 201504
∑-△adc介紹
您好，目前還沒有人創(chuàng)建詞條∑-△adc!
歡迎您創(chuàng)建該詞條，闡述對∑-△adc的理解，并與今后在此搜索∑-△adc的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
