　altera 文章進(jìn)入　altera技術(shù)社區(qū)

Altera FPGA支持Avaya高效的實(shí)現(xiàn)低帶寬視頻會(huì)議

　　Altera公司今天宣布，Avaya Scopia新視頻會(huì)議系統(tǒng)采用了Altera功能強(qiáng)大的H.265視頻編解碼解決方案，在一片F(xiàn)PGA中能夠處理全雙工編碼和解碼，支持實(shí)現(xiàn)同類最佳的視頻會(huì)議。Altera H.265新編解碼器在一片低功耗芯片中為當(dāng)今的1080p60分辨率提供多通道支持;器件還能夠管理4K視頻。3月11號(hào)，Avaya宣布其“Team Engagement”視頻會(huì)議系列產(chǎn)品又增加了新成員——Avaya Scopia XT7100，使用了Al
關(guān)鍵字： Altera H.265

下一代復(fù)雜系統(tǒng)的天作之合：Altera EM1130電源解決方案

　　系統(tǒng)設(shè)計(jì)時(shí)，創(chuàng)新的基石是什么?很多工程師會(huì)說(shuō)：處理器。確實(shí)，即使有再多好的想法，編寫最智能的算法，沒有好的處理器去承載，也無(wú)從做起。而隨著系統(tǒng)核心器件，如FPGA、MCU等性能不斷增加，其所消耗的功耗越來(lái)越大，例如高性能FPFA內(nèi)核電流動(dòng)輒幾十安培，電壓卻很低。因此電源管理的重要性被提到了前所未有的高度，其好壞直接關(guān)系到復(fù)雜、精密的系統(tǒng)能否使用。　　從去年開始，Altera一直勵(lì)志為自己打造第4個(gè)十年的好開端，相繼發(fā)布了3款“第10代”FPGA及SoC產(chǎn)品系列：Arria
關(guān)鍵字： Altera EM1130

Altera發(fā)布第10代FPGA的30-Amp集成數(shù)字DC-DC轉(zhuǎn)換器

　　Altera公司在其越來(lái)越多的FPGA Enpirion電源解決方案中增加了30-amp PowerSoC DC-DC降壓轉(zhuǎn)換器。30-amp EM1130是集成數(shù)字DC-DC降壓轉(zhuǎn)換器系列的第一款產(chǎn)品，為Altera的第10代FPGA提供電源管理功能，特別是Arria® 10和Stratix® 10 FPGA內(nèi)核以及收發(fā)器電源軌。自Altera于2013年成功收購(gòu)Enpirion公司電源IC之后，EM1130數(shù)字電源管理器件是Altera努力為可編程邏輯市場(chǎng)提供最優(yōu)電源解決方案的一個(gè)
關(guān)鍵字： Altera DC-DC

Altera和中國(guó)移動(dòng)在移動(dòng)世界大會(huì)2015上展示5G的虛擬化C-RAN平臺(tái)

　　在今天的2015年度移動(dòng)世界大會(huì)上，Altera公司和中國(guó)移動(dòng)展示了聯(lián)合開發(fā)的集中式/協(xié)調(diào)/云射頻接入網(wǎng)(C-RAN)平臺(tái)，該平臺(tái)主要面向下一代虛擬化5G無(wú)線網(wǎng)絡(luò)。這一方法將極大的提高用戶在小區(qū)邊沿的體驗(yàn)，實(shí)現(xiàn)更高的通道容量和頻譜效率，降低了網(wǎng)絡(luò)功耗，支持靈活而又靈巧的網(wǎng)絡(luò)部署。C-RAN將能夠?yàn)?G無(wú)線網(wǎng)絡(luò)運(yùn)營(yíng)商建立非常新的業(yè)務(wù)模型，為最終用戶開發(fā)很多新應(yīng)用。　　參觀人員在移動(dòng)世界大會(huì)上訪問(wèn)中國(guó)移動(dòng)展位 (3號(hào)館3A10展位) 能夠體驗(yàn)到這一虛擬平臺(tái)實(shí)現(xiàn)的移動(dòng)寬帶服務(wù)(語(yǔ)音、數(shù)據(jù)和視頻呼叫)，以
關(guān)鍵字： Altera CMRI

在使用CNN算法的云數(shù)據(jù)中心，Altera FPGA實(shí)現(xiàn)的加速功能具有優(yōu)異的每瓦性能

　　Altera公司今天宣布，微軟采用Altera Arria® 10 FPGA (現(xiàn)場(chǎng)可編程門陣列)實(shí)現(xiàn)基于CNN (卷積神經(jīng)網(wǎng)絡(luò))算法的數(shù)據(jù)中心加速功能，其每瓦性能非常優(yōu)異。這些算法通常用于圖像分類、圖像識(shí)別，以及自然語(yǔ)言處理等。　　微軟研究人員在云技術(shù)上不斷取得進(jìn)展，采用Arria 10開發(fā)套件和Arria 10 FPGA工程樣片，展示了每瓦40 GFLOPS的性能——數(shù)據(jù)中心業(yè)界最好的性能水平。而且，與GPGPU相比，在CNN平臺(tái)上，這一FPGA的性能功耗比是C
關(guān)鍵字： Altera FPGA

Altera宣布通過(guò)與Mentor Graphics合作，推出業(yè)界領(lǐng)先的SoC FPGA系列產(chǎn)品虛擬原型

　　Altera公司今天宣布，與Mentor Graphics合作為嵌入式軟件開發(fā)人員提供同類最佳的Vista®虛擬平臺(tái)，它支持Altera全系列SoC FPGA，包括具有64位四核ARM® Cortex-A53處理器的第三代14 nm Stratix® 10 SoC。這些先進(jìn)的SoC虛擬平臺(tái)加速了整個(gè)產(chǎn)品生命周期中嵌入式軟件的開發(fā)，顯著縮短了產(chǎn)品面市時(shí)間，同時(shí)降低了成本。　　Mentor Graphics Vista SoC虛擬平臺(tái)是經(jīng)過(guò)預(yù)先開發(fā)的全功能ARM處理器子系統(tǒng)仿真
關(guān)鍵字： Altera Mentor Graphics FPGA

Altera發(fā)售20 nm SoC

　　Altera公司今天開始發(fā)售其第二代SoC系列，進(jìn)一步鞏固了在SoC FPGA產(chǎn)品上的領(lǐng)先地位。Arria? 10 SoC是業(yè)界唯一在20 nm FPGA架構(gòu)上結(jié)合了ARM?處理器的可編程器件。與前一代SoC FPGA相比，Arria 10 SoC進(jìn)行了全面的改進(jìn)，支持實(shí)現(xiàn)性能更好、功耗更低、功能更豐富的嵌入式系統(tǒng)。Altera將在德國(guó)紐倫堡舉行的嵌入式世界2015大會(huì)上展示其基于SoC的解決方案，包括業(yè)界唯一的20 nm SoC FPGA。　　Altera的SoC產(chǎn)品市場(chǎng)資深總監(jiān)
關(guān)鍵字： Altera SoC FPGA

13個(gè)基于PID控制器的設(shè)計(jì)實(shí)例

　　PID控制器(比例-積分-微分控制器)是一個(gè)在工業(yè)控制應(yīng)用中常見的反饋回路部件，由比例單元比例P(proportion)、積分單元I(integration)和微分單元D(differentiation)組成。PID控制器作為最早實(shí)用化的控制器已有近百年歷史，現(xiàn)在仍然是應(yīng)用最廣泛的工業(yè)控制器。PID控制器簡(jiǎn)單易懂，使用中不需精確的系統(tǒng)模型等先決條件，因而成為應(yīng)用最為廣泛的控制器。　　PID控制的原理及常用口訣總結(jié) 　　基于AT89S51單片機(jī)的PID溫度控制系統(tǒng)設(shè)計(jì) 　　本文對(duì)系統(tǒng)進(jìn)行硬件和軟
關(guān)鍵字：嵌入式 Altera

Altera通過(guò)與Mentor合作，推出業(yè)界領(lǐng)先的SoC FPGA

　　Altera公司宣布，與Mentor Graphics合作為嵌入式軟件開發(fā)人員提供同類最佳的Vista®虛擬平臺(tái)，它支持Altera全系列SoC FPGA，包括具有64位四核ARM® Cortex-A53處理器的第三代14 nm Stratix® 10 SoC。這些先進(jìn)的SoC虛擬平臺(tái)加速了整個(gè)產(chǎn)品生命周期中嵌入式軟件的開發(fā)，顯著縮短了產(chǎn)品面市時(shí)間，同時(shí)降低了成本。　　Mentor Graphics Vista SoC虛擬平臺(tái)是經(jīng)過(guò)預(yù)先開發(fā)的全功能ARM處理器子系統(tǒng)仿真模型
關(guān)鍵字： Altera Mentor

零基礎(chǔ)學(xué)FPGA（十二）對(duì)于初學(xué)者一篇很不錯(cuò)的文章

　　長(zhǎng)期以來(lái)很多新入群的菜鳥們總是在重復(fù)的問(wèn)一些非常簡(jiǎn)單但是又讓新手困惑不解的問(wèn)題。作為管理員經(jīng)常要給這些菜鳥們普及基礎(chǔ)知識(shí)，但是非常不幸的是很多菜鳥懷著一種浮躁的心態(tài)來(lái)學(xué)習(xí) FPGA，總是急于求成。　　再加上國(guó)內(nèi)大量有關(guān)FPGA的垃圾教材的誤導(dǎo)，所以很多菜鳥始終無(wú)法入門。為什么大量的人會(huì)覺得FPGA難學(xué)?作為著名FPGA 提供商Altera授權(quán)的金牌培訓(xùn)師，本管理員決心開貼來(lái)詳細(xì)講一下菜鳥覺得FPGA難學(xué)的幾大原因。　　1、不熟悉 FPGA的內(nèi)部結(jié)構(gòu)，不了解可編程邏輯器件的基本原理。　　F
關(guān)鍵字： Altera FPGA SRAM

20個(gè)Nios Ⅱ的經(jīng)典設(shè)計(jì)，提供軟硬件架構(gòu)、流程、算法

　　Nios Ⅱ嵌入式處理器是ALTERA公司推出的采用哈佛結(jié)構(gòu)、具有32位指令集的第二代片上可編程的軟核處理器, 其最大優(yōu)勢(shì)和特點(diǎn)是模塊化的硬件結(jié)構(gòu), 以及由此帶來(lái)的靈活性和可裁減性。本文基于Nios Ⅱ介紹20款經(jīng)典設(shè)計(jì)方案，供大家參考。　　基于NiosⅡ的U盤安全控制器設(shè)計(jì) 　　本文針對(duì)U盤的安全隱患，分析目前較為常見的解決方法，利用SoPC技術(shù)，設(shè)計(jì)實(shí)現(xiàn)了一款基于NiosⅡ處理器的U盤安全控制器。該控制器位于PC機(jī)和U盤之間，通過(guò)對(duì)U盤進(jìn)行扇區(qū)級(jí)的加解密操作，將普通U盤升級(jí)為安全U盤，保證U
關(guān)鍵字： ALTERA FPGA SoPC

奧迪在量產(chǎn)車中選用Altera SoC FPGA，實(shí)現(xiàn)“導(dǎo)航駕駛”功能

　　Altera公司今天宣布，奧迪的高級(jí)輔助駕駛系統(tǒng)(ADAS)選用其SoC現(xiàn)場(chǎng)可編程門陣列(FPGA)，實(shí)現(xiàn)量產(chǎn)。奧迪是自動(dòng)駕駛汽車技術(shù)的領(lǐng)先者，奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開發(fā)合作伙伴，他們選擇了Altera® Cyclone® V SoC FPGA幫助提高其系統(tǒng)性能，突出奧迪在導(dǎo)航駕駛和駐車方面的優(yōu)勢(shì)，而這些是專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)解決方案無(wú)法實(shí)現(xiàn)的。　　Altera的Cyclone V SoC FPGA結(jié)合了可編程邏輯和雙核ARM C
關(guān)鍵字： Altera SoC FPGA

Altera演示FPGA中業(yè)界性能最好的DDR4存儲(chǔ)器數(shù)據(jù)速率

　　Altera公司今天宣布，在硅片中演示了DDR4存儲(chǔ)器接口，其工作速率是業(yè)界最高的2，666 Mbps。Altera的Arria® 10 FPGA和SoC是目前業(yè)界唯一能夠支持這一速率DDR4存儲(chǔ)器的FPGA，存儲(chǔ)器性能比前一代FPGA提高了43%，比競(jìng)爭(zhēng)20 nm FPGA高出10%。硬件設(shè)計(jì)人員現(xiàn)在可以使用最新的Quartus® II軟件v14.1，在Arria 10 FPGA和SoC設(shè)計(jì)中實(shí)現(xiàn)2，666 Mbps DDR4存儲(chǔ)器數(shù)據(jù)速率。視頻演示表明，魯棒的存儲(chǔ)器接口能夠工作在2
關(guān)鍵字： Altera FPGA DDR4

Altera Quartus II軟件v14.1支持業(yè)界第一款具有硬核浮點(diǎn)DSP模塊的FPGA實(shí)現(xiàn)TFLOP性能

　　Altera公司今天發(fā)布其Quartus II軟件v14.1，擴(kuò)展支持Arria 10 FPGA和SoC——FPGA業(yè)界唯一具有硬核浮點(diǎn)DSP模塊的器件，也是業(yè)界唯一集成了ARM處理器的20 nm SoC FPGA。Altera最新的軟件版本可立即支持集成在Arria 10 FPGA和SoC中的硬核浮點(diǎn)DSP模塊。用戶現(xiàn)在可以選擇三種獨(dú)特的DSP設(shè)計(jì)輸入流程，DSP性能達(dá)到業(yè)界領(lǐng)先的1.5 TFLOPS。軟件還包括多項(xiàng)優(yōu)化，加速Arria 10 FPGA和SoC設(shè)計(jì)時(shí)間，提高了
關(guān)鍵字： Altera Quartus II FPGA

數(shù)字電源為FPGA帶來(lái)高效率

　　電源的發(fā)展方向可以歸結(jié)為三方面：一是小型化;第二是高效、高可靠性;第三是智能化或者數(shù)字化。其中數(shù)字化尤為重要。因?yàn)殡S著數(shù)字負(fù)載變化，無(wú)論是手機(jī)、通信設(shè)備、工業(yè)設(shè)備、汽車等的處理器的性能大大增強(qiáng)了，另外其電壓數(shù)值也大大降低了。例如，以前一個(gè)FPGA的內(nèi)核電壓供電是2V或者1V，現(xiàn)在很多FPGA的核心電壓只有0.9V或0.8V。如何確保你的電源穩(wěn)壓器能夠輸出如此低的電壓值，同時(shí)又能夠達(dá)到0.5%或者1%的電壓穩(wěn)壓精度?挑戰(zhàn)在于電壓精度越來(lái)越難實(shí)現(xiàn)，例如1V電壓，若達(dá)到0.5%精度，需要穩(wěn)壓的電壓值只有5m
關(guān)鍵字： Altera 數(shù)字電源 FPGA