Altera公司今天發(fā)布其Quartus II軟件v14.1，擴展支持Arria 10 FPGA和SoC——FPGA業(yè)界唯一具有硬核浮點DSP模塊的器件，也是業(yè)界唯一集成了ARM處理器的20 nm SoC FPGA。Altera最新的軟件版本可立即支持集成在Arria 10 FPGA和SoC中的硬核浮點DSP模塊。用戶現(xiàn)在可以選擇三種獨特的DSP設(shè)計輸入流程，DSP性能達到業(yè)界領(lǐng)先的1.5 TFLOPS。軟件還包括多項優(yōu)化，加速Arria 10 FPGA和SoC設(shè)計時間，提高了設(shè)計人員的效能。

　　Arria 10 FPGA和SoC中集成了IEEE 754兼容浮點DSP模塊，前所未有的提高了浮點DSP性能、設(shè)計人員的效能以及邏輯利用率。Quartus II軟件v14.1提供了高級工具流程，為硬核浮點DSP模塊提供多種設(shè)計輸入選項，支持用戶迅速設(shè)計并實現(xiàn)解決方案，滿足各種需要大量計算的應(yīng)用需求，例如，高性能計算(HPC)、雷達、科學(xué)和醫(yī)療成像等應(yīng)用領(lǐng)域。這些設(shè)計流程包括為軟件編程人員提供的OpenCL，為基于模型的設(shè)計人員提供的DSP Builder，以及為傳統(tǒng)FPGA設(shè)計人員提供的硬件描述語言(HDL)流程。與軟核實現(xiàn)不同，硬核浮點DSP模塊不會占用寶貴的邏輯資源來實現(xiàn)浮點操作。

　　Quartus II軟件v14.1的其他特性包括：

　　增強設(shè)計空間管理器II(DSE II)工具加速了時序收斂，為用戶提供實時狀態(tài)和報告數(shù)據(jù)。數(shù)據(jù)可以用于和計算群同時產(chǎn)生的多次編譯進行逐項對比。

　　優(yōu)化的集中式IP分類和改進后的圖形用戶界面(GUI)有助于在一個位置進行存儲，很容易找到所有定制IP。

　　此外，Altera新的非易失MAX 10 FPGA在小外形封裝、低成本和瞬時接通可編程邏輯器件封裝中包含了雙配置閃存、模擬和嵌入式處理功能。

　　增強JNEye串行鏈路分析工具進一步簡化了電路板級設(shè)計和規(guī)劃。JNEye工具結(jié)合Arria 10硅片模型，能夠仿真Arria 10設(shè)計中的傳輸線模型，估算插入損耗和交叉串?dāng)_參數(shù)。