乘法器 文章 進入乘法器技術(shù)社區(qū)
三模冗余乘法器的設(shè)計與實現(xiàn)
- 現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)可通過用戶軟件編程來配置生成硬件電路，極大提高了電子系統(tǒng)設(shè)計中的靈活性和通用性，因而被廣泛應(yīng)用于航天、通信、醫(yī)療和工控等重要領(lǐng)域。但在空間環(huán)境中，基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影響，從而導(dǎo)致系統(tǒng)故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy
- 關(guān)鍵字： 乘法器 FPGA
高速可擴展的Montgomery乘法器設(shè)計方案
- 本文提出一種高速可擴展的Montgomery乘法器設(shè)計方案，該方案是在Tenca提出的Booth-8 Montgomery模乘法器的基礎(chǔ)上，采用Booth-64編碼進行改進，使速度平均提高了48%。同時對數(shù)據(jù)通路進行了優(yōu)化，使得流水線數(shù)據(jù)通路的
- 關(guān)鍵字： Montgomery 乘法器 設(shè)計方案
基于FPGA的24×24位低功耗乘法器的設(shè)計
- 通過對現(xiàn)有編碼算法的改進，提出一種新的編碼算法，它降低功耗的方法是通過減少部分積的數(shù)量來實現(xiàn)的。因為乘法器的運算主要是部分積的相加，因此，減少部分積的數(shù)量可以降低乘法器中加法器的數(shù)量，從而實現(xiàn)功耗的減低。在部分積的累加過程中．又對用到的傳統(tǒng)全加器和半加器進行了必要的改進，避免了CMOS輸入信號不必要的翻轉(zhuǎn)，從而降低了乘法器的動態(tài)功耗。通過在Altera公司的FPGA芯片EP2CTOF896C中進行功耗測試，給出了測試結(jié)果，并與現(xiàn)有的兩種編碼算法進行了比較。功耗分別降低3．5％和8．4％。
- 關(guān)鍵字： FPGA 24位 低功耗 乘法器
定寬截斷式并行乘法器的實現(xiàn)研究
- 1、乘法器的介紹 乘法器是多媒體芯片和DSP芯片中的核心部件之一，它決定著芯片的性能表現(xiàn)和面積大小。為了提高處理速度，并行乘法器通常需要增加面積和架構(gòu)上的復(fù)雜度來實現(xiàn)。過去，有很多的學(xué)者提出不同的乘法器架構(gòu)來減小芯片的面積和提高乘法運算的速度。本文所提出的定寬截斷式并行乘法器架構(gòu)，可大大減小乘法器的面積，對乘法器的整體性能卻無太大影響。這種乘法器主要應(yīng)用于多媒體和DSP芯片的定寬乘法操作中。 2、截斷乘法器的設(shè)計實現(xiàn) 定寬乘法器可以直接由傳統(tǒng)的并行乘法器截去一半的半加
- 關(guān)鍵字： DSP 乘法器 多媒體芯片 定寬
基于MSP430F413的新型智能水表的設(shè)計(圖)
- 針對傳統(tǒng)水表落后產(chǎn)生的一系列問題，國家建設(shè)部提出了城鎮(zhèn)居民住宅“三表出戶”的要求。本文設(shè)計的智能水表系...
- 關(guān)鍵字： 智能水表 系列單片機 中斷源 硬件結(jié)構(gòu)圖 主循環(huán) 磁耦合 乘法器 基表 MSP430微控制器 設(shè)計
OFDM信道調(diào)制解調(diào)的仿真及其FPGA設(shè)計
- OFDM(正交頻分復(fù)用)是一種高效的多載波調(diào)制技術(shù)，其最大的特點是傳輸速率高，具有很強的抗碼間干擾和信道選擇性...
- 關(guān)鍵字： FPGA器件 調(diào)制解調(diào) 比例因子 FPGA實現(xiàn) 傅里葉變換 正交頻分復(fù)用 乘法器 多載波調(diào)制 COFDM DFT
高效FPGA乘法器在無線基站中的使用
- 基于WiMax及其派生標(biāo)準(zhǔn)的新興寬帶無線協(xié)議需要越來越高的吞吐量和數(shù)據(jù)速率。這些協(xié)議提出的快速芯片速率和數(shù)字射頻處理可以在使用FPGA方案的硬件上得到最佳的實現(xiàn)。 FPGA非常適合作為高性能、高性價比的解決方案來實現(xiàn)這些物理層協(xié)議中的數(shù)字功能，因為它們包括以下豐富的資源： 1.DSP模塊，可以用來實現(xiàn)各種FIR濾波和FFT/IFFT操作所要求的乘法器和加法器/累加器功能； 2. SERDES收發(fā)器，可以支持無線前端與基帶數(shù)字板之間的CPRI和OBSAI接口； 3. 重要的FPG
- 關(guān)鍵字： FPGA 乘法器 無線 基站 WiMax DSP IP核
乘法器介紹
乘法器
乘法器（multiplier）是一種完成兩個互不相關(guān)的模擬信號相乘作用的電子器件。它可以將兩個二進制數(shù)相乘。它是由更基本的加法器組成的。
目錄
1簡介
2作用
3類型
·模擬乘法器
·硬件乘法器
1簡介
乘法器（multiplier）可以通過使用一系列計算機算數(shù)技術(shù)來實現(xiàn)。大多數(shù)的技術(shù)涉及了對部分積（partial product） [ 查看詳細 ]
乘法器電路
乘法器相關(guān)帖子
乘法器資料下載
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473