3-des 文章 進入3-des技術社區(qū)
數(shù)字電視CAS中DES加密模塊的FPGA實現(xiàn)
- 一種基于FPGA的數(shù)據(jù)加密標準算法的實現(xiàn)。就資源優(yōu)先和性能優(yōu)先分別使用循環(huán)法和流水線法對DES加密算法進行了設計,并對其進行了比較。通過采用子密鑰簡單產(chǎn)生和ROM優(yōu)化S盒的方法,對流水線法進行改進,達到了資源占用率低、加密速度快的效果。
- 關鍵字: 數(shù)據(jù)加密標準算法 DES FPGA 流水線
一種密鑰可配置的DES加密算法的FPGA
- 一種密鑰可配置的DES加密算法的FPGA,摘 要: 在傳統(tǒng)的DES加密算法的基礎上,提出一種對密鑰實行動態(tài)管理的硬件設計方案,給出了其FPGA實現(xiàn)方法。通過對DES加密原理的分析,利用其子密鑰的生成與核心算法相關性較弱的特點,對密鑰進行重新配置。DES算法采
- 關鍵字:
DES 線性反饋移位寄存器 混沌加密 FPGA
隨著密碼學技術的飛速發(fā)展,軟件加密已經(jīng)非常流行,但由于硬件加密的穩(wěn)定性和兼容性更好而且速度更快,所以仍是商業(yè)和軍事用途的主要選擇。而FPGA在實現(xiàn)算法方面具有靈活性、物理安全性和比軟件更高的速度性能,已成為硬件實現(xiàn)加密算法的最好選擇。
基于FPGA的DES加密算法的高性能實現(xiàn)
- 在分析DES算法原理的基礎上,詳細闡述一種基于VHDL描述、FPGA實現(xiàn)的DES加密算法系統(tǒng)的設計和仿真結果。該系統(tǒng)采用了一種基于子密鑰預先計算的新型流水線設計方案,克服了傳統(tǒng)DES流水線實現(xiàn)方式的缺點,使系統(tǒng)的密鑰可動態(tài)刷新.并在硬件資源消耗有所降低的情況下,進一步提高系統(tǒng)的處理速度,系統(tǒng)最高時鐘頻率為222.77 MHz.信息加密的速度為14.26 Gb/s,是最快軟件實現(xiàn)方式的112倍。同時系統(tǒng)還具有設計靈活,可靠性高,可重用性強.升級方便等特點。
- 關鍵字: FPGA DES 加密算法 性能
3-des介紹
您好,目前還沒有人創(chuàng)建詞條3-des!
歡迎您創(chuàng)建該詞條,闡述對3-des的理解,并與今后在此搜索3-des的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對3-des的理解,并與今后在此搜索3-des的朋友們分享。 創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473