libero 文章 進(jìn)入libero技術(shù)社區(qū)
美高森美新型Libero SoC v11.4軟件改善運(yùn)行時(shí)間高達(dá)35%，顯著提升FPGA設(shè)計(jì)生產(chǎn)率
- 致力于提供功耗、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布推出最新11.4版本Libero系統(tǒng)級芯片(SoC)綜合設(shè)計(jì)軟件，用于開發(fā)美高森美最新一代FPGA產(chǎn)品。 美高森美新型Libero SoC v11.4用于獲獎(jiǎng)的SmartFusion2™ SoC FPGA和IGLOO2™ FPGA，改善設(shè)計(jì)流程運(yùn)行時(shí)間多達(dá)35%。新產(chǎn)品還提供了更高的設(shè)計(jì)效率，具有改善的SmartDesign圖形設(shè)計(jì)畫布、改善的文本編
- 關(guān)鍵字： 美高森美 SoC Libero
美高森美新型Libero SoC v11.4軟件改善運(yùn)行時(shí)間高達(dá)35%，顯著提升FPGA設(shè)計(jì)生產(chǎn)率
- 致力于提供功耗、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布推出最新11.4版本Libero系統(tǒng)級芯片(SoC)綜合設(shè)計(jì)軟件，用于開發(fā)美高森美最新一代FPGA產(chǎn)品。 美高森美新型Libero SoC v11.4用于獲獎(jiǎng)的SmartFusion2™ SoC FPGA和IGLOO2™ FPGA，改善設(shè)計(jì)流程運(yùn)行時(shí)間多達(dá)35%。新產(chǎn)品還提供了更高的設(shè)計(jì)效率，具有改善的SmartDesign圖形設(shè)計(jì)畫布、改善的文本編
- 關(guān)鍵字： 美高森 Libero SoC FPGA
Actel Libero IDE具備全新功率驅(qū)動(dòng)布局和功率分析功能
- Actel Libero IDE具備全新功率驅(qū)動(dòng)布局和功率分析功能,為了擴(kuò)展其業(yè)界領(lǐng)先的專門針對芯片級和系統(tǒng)級節(jié)省功率的解決方案，Actel公司宣布推出全新版本Libero集成設(shè)計(jì)環(huán)境(IDE)，具備嶄新的重要功能包括功率驅(qū)動(dòng)布局，使設(shè)計(jì)人員得以進(jìn)一步優(yōu)化設(shè)計(jì)，并可減少典型設(shè)計(jì)的動(dòng)態(tài)
- 關(guān)鍵字： 功率 驅(qū)動(dòng) 布局 分析 功能 全新 Libero IDE 具備 Actel
Actel推出LIBERO IDE 8.6版本
- 愛特公司 (Actel Corporation) 宣布推出Libero® 集成開發(fā)環(huán)境 (IDE) 8.6版本，繼續(xù)領(lǐng)跑低功耗設(shè)計(jì)領(lǐng)域。最新版本的Libero IDE為設(shè)計(jì)人員提供了數(shù)項(xiàng)全新功能，包括使用SmartPower工具和布局布線后 (post-layout) 探針插入功能來進(jìn)行器件調(diào)試，提供更強(qiáng)大的功耗分析功能。SmartPower 8.6版本包括全新的設(shè)計(jì)分析算法，無需使用傳統(tǒng)的VCD (Value Change Dump) 文件，便可進(jìn)行快速、精確的功耗分析。此外，全新I/O A
- 關(guān)鍵字： Actel Libero SmartPower
Actel推出Libero集成開發(fā)環(huán)境 8.4
- Actel公司宣布其Libero® 集成開發(fā)環(huán)境 （IDE） 增添全新的功耗優(yōu)化和增強(qiáng)的設(shè)計(jì)創(chuàng)建功能。全新的Libero IDE 8.4針對基于 Flash的IGLOO®、IGLOO PLUS和 ProASIC®3L現(xiàn)場可編程門陣列 （FPGA），提供由1.14V至 1.575V的FPGA內(nèi)核工作電壓范圍，為設(shè)計(jì)人員提供額外的內(nèi)核電壓選擇，以實(shí)現(xiàn)更低的功耗。新版本Libero IDE改進(jìn)了SmartPower功耗分析工具，便于比較同一設(shè)計(jì)的多種設(shè)計(jì)實(shí)現(xiàn)和器件不同工作條件下的狀況
- 關(guān)鍵字： Actel IDE Libero FPGA 集成開發(fā)環(huán)境
| 共6條 1/1 1 |
libero介紹
您好，目前還沒有人創(chuàng)建詞條libero!
歡迎您創(chuàng)建該詞條，闡述對libero的理解，并與今后在此搜索libero的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對libero的理解，并與今后在此搜索libero的朋友們分享。 創(chuàng)建詞條
libero相關(guān)帖子
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473