EEPW首頁(yè) >>
主題列表 >>
soc設(shè)計(jì)
soc設(shè)計(jì) 文章 進(jìn)入soc設(shè)計(jì)技術(shù)社區(qū)
新思科技與三星擴(kuò)大IP合作,加速新興領(lǐng)域先進(jìn)SoC設(shè)計(jì)
- 摘要：●? ?新思科技接口IP適用于USB、PCI Express、112G以太網(wǎng)、UCIe、LPDDR、DDR、MIPI等廣泛使用的協(xié)議中，并在三星工藝中實(shí)現(xiàn)高性能和低延遲●? ?新思科技基礎(chǔ)IP，包括邏輯庫(kù)、嵌入式存儲(chǔ)器、TCAM和GPIO，可以在各先進(jìn)節(jié)點(diǎn)上提供行業(yè)領(lǐng)先的功耗、性能和面積（PPA）●? ?新思科技車(chē)規(guī)級(jí)IP集成到三星的工藝中，有助于確保ADAS、動(dòng)力總成和雷達(dá)SoC的長(zhǎng)期運(yùn)行并提高可靠性●? ?三星工藝中
- 關(guān)鍵字： 新思科技 三星 IP SoC設(shè)計(jì)
基于Wujian100多功能電機(jī)控制系統(tǒng)的研究*
- *本項(xiàng)目獲得“2020年全國(guó)大學(xué)生集成電路創(chuàng)新創(chuàng)業(yè)大賽”“平頭哥杯”二等獎(jiǎng)。
- 關(guān)鍵字： 電機(jī)控制 SoC設(shè)計(jì) 神經(jīng)網(wǎng)絡(luò)PID 傳感器 物聯(lián)網(wǎng) 202101
動(dòng)態(tài)功率估算已達(dá)SoC設(shè)計(jì)限制
- FinFET預(yù)計(jì)可減少多達(dá)90%的靜態(tài)泄漏電流，并且僅使用等效平面晶體管50%的動(dòng)態(tài)功率。與平面等效晶體管相比，F(xiàn)inFET晶體管在同等功耗下運(yùn)行速度更快，或
- 關(guān)鍵字： 動(dòng)態(tài)功率估算 SOC設(shè)計(jì) EDA驗(yàn)證工具 半導(dǎo)體
SoC生產(chǎn)導(dǎo)向設(shè)計(jì)測(cè)試流程法應(yīng)對(duì)測(cè)試成本和批量生產(chǎn)時(shí)間的雙重挑戰(zhàn)
- 廠商們將更廣泛地研究新方法，這些新方法通過(guò)在設(shè)計(jì)和測(cè)試之間的有效平衡，提供了一個(gè)更有效地從事SoC設(shè)計(jì)、生產(chǎn)和測(cè)試的方案，并能夠同時(shí)做到減少其生產(chǎn)時(shí)間和測(cè)試費(fèi)用。
- 關(guān)鍵字： SOC設(shè)計(jì) 測(cè)試成本 高密度生產(chǎn)技術(shù)
RVM驗(yàn)證方法學(xué)在SoC芯片驗(yàn)證中的應(yīng)用
- 隨著SoC設(shè)計(jì)日趨復(fù)雜，驗(yàn)證成為SoC設(shè)計(jì)過(guò)程中最關(guān)鍵的環(huán)節(jié)。本文介紹了Synopsys的RVM驗(yàn)證方法學(xué)，采用Vera硬件驗(yàn)證工具以及OpenVera驗(yàn)證語(yǔ)言建立目標(biāo)模型環(huán)境，自動(dòng)生成激勵(lì)，完成自核對(duì)測(cè)試、覆蓋率分析等工作。通過(guò)建立層次化的可重用性驗(yàn)證平臺(tái)，大大提高了驗(yàn)證工程師的工作效率。文中以一個(gè)SIMC功能模塊的驗(yàn)證為例，詳細(xì)介紹了RVM驗(yàn)證方法學(xué)在SoC芯片驗(yàn)證中的應(yīng)用。
- 關(guān)鍵字： OpenVera驗(yàn)證語(yǔ)言 RVM驗(yàn)證方法學(xué) SOC設(shè)計(jì)
用于SOC的SPI接口設(shè)計(jì)與驗(yàn)證
- 摘要：給出了一個(gè)可用于SoC設(shè)計(jì)的SPI接口IP核的RTL設(shè)計(jì)與功能仿真。采用AMBA 2.0總線(xiàn)標(biāo)準(zhǔn)來(lái)實(shí)現(xiàn)SPI接口在外部設(shè)備和內(nèi)部系統(tǒng)之間進(jìn)行通信，在數(shù)據(jù)傳輸部分，摒棄傳統(tǒng)的需要一個(gè)專(zhuān)門(mén)的移位傳輸寄存器實(shí)現(xiàn)串/并轉(zhuǎn)換的
- 關(guān)鍵字： SPI協(xié)議 AMBA總線(xiàn) SOC設(shè)計(jì) 數(shù)據(jù)傳輸
設(shè)計(jì)服務(wù)走前端 Synapse Design滿(mǎn)足SOC設(shè)計(jì)最佳化
- 隨著晶片設(shè)計(jì)愈趨困難，過(guò)去半導(dǎo)體產(chǎn)業(yè)興起了一個(gè)次產(chǎn)業(yè)為“設(shè)計(jì)服務(wù)”，其主要任務(wù)是要協(xié)助晶片業(yè)者減少設(shè)計(jì)時(shí)間與成本，以便在適當(dāng)?shù)臅r(shí)間點(diǎn)推出產(chǎn)品來(lái)因應(yīng)市場(chǎng)需求，這類(lèi)業(yè)者當(dāng)以臺(tái)灣的智原與創(chuàng)意電子等公司為代表，不過(guò)這類(lèi)業(yè)務(wù)并非只是臺(tái)灣業(yè)者的專(zhuān)長(zhǎng)，來(lái)自于美國(guó)的Synapse Design，成立于2003年，同樣也是扮演設(shè)計(jì)服務(wù)的角色，所服務(wù)的客戶(hù)與應(yīng)用種類(lèi)相當(dāng)廣泛且多元。 左為Synapse Design營(yíng)運(yùn)長(zhǎng)暨共同創(chuàng)辦人Devesh Gautam，右為Synapse Desi
- 關(guān)鍵字： SOC設(shè)計(jì) 晶片設(shè)計(jì)
大型SoC設(shè)計(jì)遇挑戰(zhàn) EDA產(chǎn)業(yè)迎來(lái)新變革
- 隨著新一代4G智能手機(jī)與連網(wǎng)裝置邁向多核心設(shè)計(jì)，系統(tǒng)單芯片(System-on-Chip;SoC)憑藉著晶圓廠新一代制程的加持，提供更寬廣的設(shè)計(jì)空間，讓設(shè)計(jì)工程團(tuán)隊(duì)可在芯片中，根據(jù)不同的產(chǎn)品需求，將不同的數(shù)位/類(lèi)比電路等多樣模組的硅智財(cái)(SiliconIntellectualProperty;IP)整合于單一個(gè)芯片上，使其具備更復(fù)雜與更完整系統(tǒng)功能。 SoC已經(jīng)一躍成為芯片設(shè)計(jì)業(yè)界的主流趨勢(shì)，而產(chǎn)品價(jià)值與競(jìng)爭(zhēng)力則完全取決于復(fù)雜度、設(shè)計(jì)的可再用性，以及制程的良率。 今天IC設(shè)計(jì)工程團(tuán)
- 關(guān)鍵字： SoC設(shè)計(jì) EDA
利用8051內(nèi)核使SoC設(shè)計(jì)不再?gòu)?fù)雜的模擬仿真
- 1概述隨著集成電路工藝技術(shù)的發(fā)展和EDA設(shè)計(jì)水平的迅速提高，基于知識(shí)產(chǎn)權(quán)IP(IntellectualProperty)核進(jìn)行系...
- 關(guān)鍵字： 8051內(nèi)核 SoC設(shè)計(jì)
AVR IP核復(fù)用的FSPLC微處理器SOC設(shè)計(jì)
- 1 引言隨著芯片集成程度的飛速提高，一個(gè)電子系統(tǒng)或分系統(tǒng)可以完全集成在一個(gè)芯片上，IC產(chǎn)業(yè)中形成了以片上系 ...
- 關(guān)鍵字： AVR IP核復(fù)用 FSPLC微處理器 SOC設(shè)計(jì)
特色C語(yǔ)言平臺(tái) SoC設(shè)計(jì)最佳化(一)
- 在設(shè)計(jì)上能減少結(jié)構(gòu)探索時(shí)間的C語(yǔ)言平臺(tái)，在結(jié)構(gòu)上如何以新思考突破？如何形成一個(gè)具有特色的C語(yǔ)言平臺(tái)，是的SoC ...
- 關(guān)鍵字： C語(yǔ)言 SoC設(shè)計(jì)
傳授壓箱絕技：從SoC設(shè)計(jì)人員那都了解不到的功耗管理問(wèn)題
- 當(dāng)今的系統(tǒng)設(shè)計(jì)人員受益于芯片系統(tǒng)（SoC）設(shè)計(jì)人員在芯片級(jí)功耗管理上的巨大投入。但是對(duì)于實(shí)際能耗非常小的系 ...
- 關(guān)鍵字： 壓箱絕技 SoC設(shè)計(jì) 功耗管理
Cadence為復(fù)雜SoC設(shè)計(jì)縮短時(shí)序收斂時(shí)程
- 在加速?gòu)?fù)雜IC開(kāi)發(fā)更容易的當(dāng)下，益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時(shí)序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態(tài)時(shí)序分析與收斂工具，精心設(shè)計(jì)讓系統(tǒng)晶片(System-on-Chip，SoC)開(kāi)發(fā)人員能夠加速時(shí)序收斂，讓晶片設(shè)計(jì)更快速地投入制造流程。Tempus 時(shí)序Signoff解決方案意謂全新的時(shí)序signoff工具作法，讓客戶(hù)能夠縮短時(shí)序signoff收斂與分析，實(shí)現(xiàn)更快速的試產(chǎn)，同時(shí)創(chuàng)造良率更高
- 關(guān)鍵字： Cadence SoC設(shè)計(jì)
魏少軍：切勿錯(cuò)失超摩爾定律機(jī)會(huì)窗口
- 摩爾定律確實(shí)是變慢了。依照摩爾定律，全球半導(dǎo)體的工藝制程技術(shù)平均每2年進(jìn)入一個(gè)新世代。但是從工藝微縮角度講，所有業(yè)界人士有一個(gè)共識(shí)，即半導(dǎo)體遲早會(huì)遇到技術(shù)上無(wú)法克服的物理極限，無(wú)論是10nm、7nm，還是5nm，極限必然存在。傳統(tǒng)的光學(xué)光刻技術(shù)還在向細(xì)微化延伸，目前利用193nm浸液式，加上兩次圖形曝光技術(shù)已經(jīng)可以實(shí)現(xiàn)20nm工藝技術(shù)的量產(chǎn)。但業(yè)界一致認(rèn)為下一代14nm可能是個(gè)坎兒，要么采用更復(fù)雜的三次圖形曝光技術(shù)，但是那會(huì)大幅增加曝光次數(shù)和制造成本;或者采用具有革命性的14nmEUV光刻技術(shù)，但工藝
- 關(guān)鍵字： 摩爾定律 SoC設(shè)計(jì)
嵌入式存儲(chǔ)技術(shù)在SoC設(shè)計(jì)的應(yīng)用
- 嵌入式存儲(chǔ)技術(shù)的發(fā)展已經(jīng)使得大容量DRAM和SRAM在目前的系統(tǒng)級(jí)芯片(SOC)中非常普遍。大容量存儲(chǔ)器和小容量 ...
- 關(guān)鍵字： 嵌入式 存儲(chǔ)技術(shù) SoC設(shè)計(jì)
soc設(shè)計(jì)介紹
您好，目前還沒(méi)有人創(chuàng)建詞條soc設(shè)計(jì)!
歡迎您創(chuàng)建該詞條，闡述對(duì)soc設(shè)計(jì)的理解，并與今后在此搜索soc設(shè)計(jì)的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)soc設(shè)計(jì)的理解，并與今后在此搜索soc設(shè)計(jì)的朋友們分享。 創(chuàng)建詞條
soc設(shè)計(jì)資料下載
熱門(mén)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473