arm+fpga 文章 進入arm+fpga技術(shù)社區(qū)
Actel推出增添尖端DSP功能的RTAX太空FPGA
- 鑒于市場對于不影響可靠性或耐輻射能力的信號處理吞吐功能的需求不斷增長，Actel公司宣布已將尖端的數(shù)字信號處理 （DSP） 功能添加進其用于太空飛行的業(yè)界領(lǐng)先的耐輻射FPGA技術(shù)中。RTAX-DSP系列獨一無二地在單芯片上結(jié)合了Actel成功的耐輻射RTAX-S FPGA架構(gòu)和高速乘法累加指令 （MAC）。RTAX-DSP器件是別具吸引力的方案，可以取代成本高且復(fù)雜的以SRAM為基礎(chǔ)具有DSP功能的FPGA或抗輻射專用集成電路 （ASIC），并且能夠防止單事件翻轉(zhuǎn) （SEU） 問題出現(xiàn)，同時提供每秒超
- 關(guān)鍵字： Actel DSP RTAX FPGA
安富利與賽普拉斯聯(lián)合推出Spartan-3A FPGA 評估套件升級版
- 安富利公司旗下之安富利電子元件部 （Avnet Electronics Marketing） 美洲業(yè)務(wù)區(qū)與賽普拉斯半導(dǎo)體公司聯(lián)合發(fā)布了Spartan-3A 現(xiàn)場可編程門列陣 （FPGA） 評估套件升級版。升級后的套件在 Xilinx Spartan-3A FPGA 評估套件中增加了賽普拉斯 CY3217 （MiniProg） 編程器，從而可實現(xiàn)觸摸感應(yīng)、USB 連接與模擬編程等功能。該套件已于今年 5 月 15 日發(fā)布，由安富利獨家供貨，價格為 39 美元。 安富利 Spartan-3A FPG
- 關(guān)鍵字： 安富利 賽普拉斯 FPGA USB
AT91RM9200理器同步串口SSC的特性分析與應(yīng)用
- AT91RM9200理器同步串口SSC的特性分析與應(yīng)用,
- 關(guān)鍵字： 設(shè)計 arm PDC 設(shè)備 串口
Achronix推出全球速度最快的FPGA
- 日前，Achronix 半導(dǎo)體公司宣布全球速度最快的 FPGA 現(xiàn)已開始供貨。Speedster 系列的首款產(chǎn)品為 SPD60，該產(chǎn)品系列的速度可達 1.5 GHz，性能比現(xiàn)有 FPGA 提高了 3 倍。 參加 Achronix 早期試用合作的客戶已經(jīng)利用 Speedster 在需要類似 ASIC 性能的應(yīng)用中取得了重大成功，這些應(yīng)用包括網(wǎng)絡(luò)、電信、測試與測量、加密以及其他高性能應(yīng)用。Speedster 系列 FPGA 非常適用于上述各應(yīng)用類型。 Achronix 與領(lǐng)先的合成技術(shù)廠商合作
- 關(guān)鍵字： FPGA Achronix 半導(dǎo)體 ASIC
提高RS485總線通信速度的一種設(shè)計
- 摘要：介紹一種通信總線RS485主從通信方式，提高RS485總線采集速度的方法，該方法解決了主從式通信慢的缺點，提高了通信速度，運行穩(wěn)定、可靠。 關(guān)鍵詞：RS485；主從召喚通信；ADM2483；ARM 引言 工業(yè)現(xiàn)場經(jīng)常要采集多點數(shù)據(jù)，模擬信號或開關(guān)信號，一般用到RS485總線，使用一主帶多從的通信方式，該種方式接線方便只需要兩根屏蔽電纜線，通信距離遠最大可支持1500m，加中繼器還可延長通信距離，采用差分信號方式抗電磁干擾好。但該方式通信速度不能太快，一般采用主從召喚的方式采集各子單元的數(shù)據(jù)
- 關(guān)鍵字： ARM RS485 主從召喚通信 ADM2483 200809
Altera提供10-GbE參考設(shè)計，器件全面支持XAUI協(xié)議
- 為滿足寬帶網(wǎng)絡(luò)和電信應(yīng)用需求，Altera公司今天宣布，開始面向使用XAUI通信協(xié)議的設(shè)計人員提供萬兆以太網(wǎng)(10GbE)參考設(shè)計。網(wǎng)絡(luò)路由器、企業(yè)和城域以太網(wǎng)交換機以及存儲交換機中的線路卡和系統(tǒng)控制器都可以采用Altera Arria®和Stratix®系列FPGA來可靠地連接10GbE背板或者網(wǎng)絡(luò)。Altera的10GbE解決方案符合IEEE 802.3ae標(biāo)準(zhǔn)，成功地通過了新罕布什爾州大學(xué)(University of New Hampshire)通用性實驗室(UNH-IOL) 1
- 關(guān)鍵字： Altera 寬帶 以太網(wǎng) XAUI FPGA
IP資產(chǎn)
- 摘要： 本文介紹了IP廠商的發(fā)展策略。 關(guān)鍵詞： IP；ARM；SoC；FPGA 如果讀一讀當(dāng)前的報紙，你就會發(fā)現(xiàn)，房地產(chǎn)的價格并不總是在上揚，這與有些人告訴你的正好相反。它們是波動的。它們也有可能下跌。影響它的參數(shù)實在太多，無法一一列舉，其中就包括了面積方面的考慮。 芯片上的“房地產(chǎn)”基本上都在貶值。設(shè)想一下，計算機建筑師們和芯片廠商們試圖按照其腦力勞動的成果所占據(jù)的芯片面積來計算其價值。不妨考慮先進的半導(dǎo)體工藝和高效率的制造技術(shù)的另一個不那么美
- 關(guān)鍵字： IP ARM SoC FPGA 200809
NS推出全新視頻系統(tǒng)時鐘電路模塊參考設(shè)計
- 美國國家半導(dǎo)體公司 (National Semiconductor Corporation)宣布推出一款可支持Xilinx ML571 串行數(shù)字視頻系統(tǒng)開發(fā)電路板的全新視頻系統(tǒng)時鐘電路模塊參考設(shè)計。Xilinx 公司的ML571電路板只要加裝美國國家半導(dǎo)體該款時鐘電路模塊，便可確保內(nèi)置串行/解串器的Virtex -5 LXT FPGA芯片在時鐘抖動方面有更卓越的表現(xiàn)，從而使許多采用FPGA 的視頻系統(tǒng)解決方案易符合電影與電視工程師協(xié)會(SMPTE)的SMPTE 424M的抖動標(biāo)準(zhǔn)。該參考設(shè)計模塊可以簡
- 關(guān)鍵字： NS 視頻 時鐘電路 FPGA
同步數(shù)字復(fù)接的設(shè)計及其FPGA實現(xiàn)
- 摘要： 在簡要介紹同步數(shù)字復(fù)接基本原理的基礎(chǔ)上，采用VHDL語言對同步數(shù)字復(fù)接各組成模塊進行了設(shè)計，并在ISE集成環(huán)境下進行了設(shè)計描述、綜合、布局布線及時序仿真，取得了正確的設(shè)計結(jié)果，同時利用中小容量的FPGA實現(xiàn)了同步數(shù)字復(fù)接功能。 關(guān)鍵詞： 同步數(shù)字復(fù)接/分接 FPGA 位同步 幀同步檢測 基群速率數(shù)字信號的合成設(shè)備和分接設(shè)備是電信網(wǎng)絡(luò)中使用較多的關(guān)鍵設(shè)備，在數(shù)字程控交換機的用戶模塊、小靈通基站控制器和集團電話中都需要使用這種同步數(shù)字復(fù)接設(shè)備。近年來，隨著需要自建內(nèi)部通信系統(tǒng)的公司和企
- 關(guān)鍵字： FPGA 同步數(shù)字復(fù)接/分接 位同步 幀同步 檢測
FPGA的多路可控脈沖延遲系統(tǒng)
- 摘要 采用數(shù)字方法和模擬方法設(shè)計了一種最大分辨率為0.15 ns級的多路脈沖延遲系統(tǒng)，可以實現(xiàn)對連續(xù)脈沖信號的高分辨率可控延遲；采用Flash FPGA克服了現(xiàn)有SRAM FPGA系統(tǒng)掉電后程序丟失的缺點，提高了系統(tǒng)反應(yīng)速度。本系統(tǒng)適用于需要將輸入脈沖信號進行精確延遲來產(chǎn)生測試或控制用的連續(xù)脈沖信號場合，具有很強的適用性。 關(guān)鍵詞 數(shù)字方法 模擬方法 分辨率 脈沖延遲 ProASIC3 在科學(xué)研究、通信和一些自動控制中，經(jīng)常需要精確定時的
- 關(guān)鍵字： FPGA 數(shù)字方法 模擬方法 分辨率 脈沖延遲 ProASIC3
傳蘋果為iPhone自行生產(chǎn)處理器
- 蘋果未來的iPhone將采用蘋果新的P.A.半導(dǎo)體團隊的工程師專門設(shè)計的處理器。神奇的社交網(wǎng)絡(luò)證實稱，蘋果計劃為未來版本的iPhone制作自己的基于ARM的處理器。 《紐約時報》在周末發(fā)現(xiàn)了蘋果處理器開發(fā)的高級經(jīng)理Wei-han Lien在LinkedIn網(wǎng)站上的個人簡介。這個簡介對他的工作的描述包括管理蘋果的ARM處理器設(shè)計團隊，擴大了他以前在P.A.半導(dǎo)體團隊的工作范圍。 這個事情在蘋果今年年初收購P.A.半導(dǎo)體公司的時候就很清楚了。蘋果就是要開發(fā)自己的iPhone芯片。但是，正如《紐
- 關(guān)鍵字： 蘋果 iPhone 處理器 ARM
FPGA系統(tǒng)內(nèi)部邏輯在線測試技術(shù)研究
- 1 引言 隨著FPGA向低成本、低功耗、高性能方向發(fā)展，其I／O引腳大多采用微間距TOFP或BGA封裝工藝，因而使引出多種內(nèi)部信號的I／O引腳以及FPGA的驗證工作變得非常困難，同時FPGA的驗證和調(diào)試耗時占總開發(fā)時間的50％以上。 在驗證和調(diào)試系統(tǒng)時，傳統(tǒng)上是把信號線引到I／O引腳，然后采用示波器、邏輯分析儀或總線分析儀進行測量和分析。由于這些設(shè)備相當(dāng)昂貴，而且調(diào)試時又需要許多連線夾，因此一不小心就會燒壞器件或電路板。 伴隨著EDA 工具的快速發(fā)展，Altera公司在Quartus
- 關(guān)鍵字： FPGA I／O EDA QuartusⅡ 存儲
FFT實時譜分析系統(tǒng)的FPGA設(shè)計和實現(xiàn)
- 摘要： 采用按時間抽選的基4原位算法和坐標(biāo)旋轉(zhuǎn)數(shù)字式計算機(CORDIC)算法實現(xiàn)了一個FFT實時譜分析系統(tǒng)。整個設(shè)計采用流水線工作方式，保證了系統(tǒng)的速度，避免了瓶頸的出現(xiàn)；整個系統(tǒng)采用FPGA實現(xiàn)，實驗表明，該系統(tǒng)既有DSP器件實現(xiàn)的靈活性又有專用 FFT芯片實現(xiàn)的高速數(shù)據(jù)吞吐能力，可以廣泛地應(yīng)用于數(shù)字信號處理的各個領(lǐng)域。 關(guān)鍵詞： 快速傅里葉變換 CORDIC算法 現(xiàn)場可編程門陣列(FPGA) 快速傅里葉變換(Fast Fourier Transformation, FFT) 實時譜分析是
- 關(guān)鍵字： FPGA 快速傅里葉變換 CORDIC算法 FFT
arm+fpga介紹
您好，目前還沒有人創(chuàng)建詞條arm+fpga!
歡迎您創(chuàng)建該詞條，闡述對arm+fpga的理解，并與今后在此搜索arm+fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對arm+fpga的理解，并與今后在此搜索arm+fpga的朋友們分享。 創(chuàng)建詞條
arm+fpga電路
arm+fpga相關(guān)帖子
arm+fpga資料下載
arm+fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473