asic-to-fpga 文章進(jìn)入asic-to-fpga技術(shù)社區(qū)

基于MCU和基于ASIC的LED可控硅調(diào)光方案對比與解析

關(guān)鍵詞：LED照明，可控硅調(diào)光 MCU
產(chǎn)品欄目：LED CPU/MCU, 光器件
作為一種新的、最有潛力的光源，LED照明以其節(jié)能、環(huán)保的優(yōu)勢越來越受到人們重視。加上國家和地方政府的政策鼓勵(lì)，我國的LED照明產(chǎn)業(yè)進(jìn)
關(guān)鍵字：基于方案對比解析調(diào)光可控硅 MCU ASIC LED LED CPU/MCU 光器件

理解FPGA 中的壓穩(wěn)態(tài) 本白皮書介紹FPGA 中的壓穩(wěn)態(tài)，為什么會出現(xiàn)這一現(xiàn)象，它是怎樣導(dǎo)致設(shè)計(jì)失敗的。介紹怎樣計(jì)算壓穩(wěn)態(tài)MTBF，重點(diǎn)是對結(jié)果造成影響的各種器件和設(shè)計(jì)參數(shù)。
引言
當(dāng)信號在不相關(guān)或者異步時(shí)鐘域
關(guān)鍵字： FPGA 壓穩(wěn)態(tài)

人們對寬帶服務(wù)的帶寬要求越來越高，促使芯片供應(yīng)商使用更多的高速串行收發(fā)器。因此，下一代應(yīng)用采用了多種數(shù)據(jù)速率，從幾Mbps 到數(shù)百Gbps，在一種設(shè)備中集成了多種協(xié)議和服務(wù)。以太網(wǎng)等迅速發(fā)展的標(biāo)準(zhǔn)以及對提高
關(guān)鍵字： FPGA ASIC 40 nm

介紹了基于SOPC技術(shù)的嵌入式數(shù)字圖像處理系統(tǒng)的設(shè)計(jì)方法，該系統(tǒng)以Alteral公司的Nios嵌入式軟件處理器為核心來分別對圖像的采集、存儲，圖像處理，顯示等功能模塊進(jìn)型結(jié)構(gòu)設(shè)計(jì)，最后把處理數(shù)據(jù)通過網(wǎng)絡(luò)發(fā)送到接收端，從而完成了利用嵌入式系統(tǒng)和Internet技術(shù)的信息溝通。
關(guān)鍵字：處理理系設(shè)計(jì) 圖像數(shù)字 FPGA MB86S02 基于

本工程設(shè)計(jì)完全符合IP核設(shè)計(jì)的規(guī)范流程，而且完成了Verilog HDL建模、功能仿真、綜合、時(shí)序仿真等IP核設(shè)計(jì)的整個(gè)過程，電路功能正確。實(shí)際上，本系統(tǒng)在布局布線后，其系統(tǒng)的最高時(shí)鐘頻率可達(dá)80MHz。雖然使用浮點(diǎn)數(shù)會導(dǎo)致舍入誤差，但這種誤差很小，可以忽略。實(shí)踐證明，本工程利用流水線結(jié)構(gòu)，方便地實(shí)現(xiàn)了高速、連續(xù)、大數(shù)據(jù)量浮點(diǎn)數(shù)的加法運(yùn)算，而且設(shè)計(jì)結(jié)構(gòu)合理，性能優(yōu)異，可以應(yīng)用在高速信號處理系統(tǒng)中。
關(guān)鍵字： FPGA 流水線浮點(diǎn) 加法器

介紹掃頻電路和DDS技術(shù)的原理，利用FPGA設(shè)計(jì)一個(gè)以DDS技術(shù)為基礎(chǔ)的掃頻信號源，給出用Verilog語言編程的實(shí)現(xiàn)方案和實(shí)現(xiàn)電路。并通過采用流水線技術(shù)提高了相位累加器的運(yùn)算速度，通過改進(jìn)ROM壓縮算法以減小存儲器的容量，完成了對整個(gè)系統(tǒng)的優(yōu)化設(shè)計(jì)。運(yùn)用QuartusⅡ軟件仿真驗(yàn)證了程序設(shè)計(jì)的正確性，最終在硬件電路上實(shí)現(xiàn)了該掃頻信號源。
關(guān)鍵字： FPGA 掃頻信號源

　　Altera公司今天宣布了在即將推出的28nm FPGA中采用的創(chuàng)新技術(shù)：嵌入式HardCopy®模塊、部分重新配置新方法以及嵌入式28-Gbps收發(fā)器，這些技術(shù)將極大的提高下一代Altera® FPGA的密度和I/O性能，并進(jìn)一步鞏固相對于ASIC和ASSP的競爭優(yōu)勢。　　快速增長的寬帶應(yīng)用如高清晰(HD)視頻、云計(jì)算、網(wǎng)絡(luò)數(shù)據(jù)存儲和移動視頻等對基礎(chǔ)設(shè)備和最終用戶設(shè)備開發(fā)人員提出了新挑戰(zhàn)。他們怎樣才能夠迅速提高系統(tǒng)帶寬，同時(shí)滿足嚴(yán)格的功耗和成本要求呢?Altera開發(fā)了最新的創(chuàng)新
關(guān)鍵字： Altera 28nm FPGA

　　意法半導(dǎo)體公布了截至2009年12月31日的第四季度和全年財(cái)務(wù)業(yè)績報(bào)告。　　第四季度回顧　　2009年第四季度意法半導(dǎo)體凈收入總計(jì)25.83億美元，包括意法半導(dǎo)體合賬的ST-Ericsson的銷售收入。凈收入環(huán)比增長13.6%，反映了意法半導(dǎo)體所有目標(biāo)市場和所有地區(qū)市場的需求增長，特別是日本、大中國區(qū)和美洲區(qū)的需求增長更加強(qiáng)勁。除消費(fèi)電子和工業(yè)以外的所有目標(biāo)市場以及除日本以外的所有地區(qū)市場，凈收入均為同比增長，反映了半導(dǎo)體市場出現(xiàn)普遍復(fù)蘇跡象。　　2009年第四季度意法半導(dǎo)體凈虧損收窄到7
關(guān)鍵字： ST 消費(fèi)電子 ASIC 汽車電子

基于FPGA設(shè)計(jì)的發(fā)電機(jī)組頻率測量計(jì)，系統(tǒng)在整體上采用光電耦合器的隔離方式，提高系統(tǒng)的抗干擾能力和穩(wěn)定性。該系統(tǒng)具有線路簡單可靠、通用性強(qiáng)、穩(wěn)定度高等優(yōu)點(diǎn)，可廣泛應(yīng)用于頻率電壓變換器、轉(zhuǎn)速繼電器。該設(shè)計(jì)的FPGA數(shù)字系統(tǒng)部分使用Verilog HDL語言，給出核心程序，并可以通過Verilog HDL語言的綜合工具進(jìn)行相應(yīng)硬件電路的生成，具有傳統(tǒng)邏輯設(shè)計(jì)方法所無法比擬的優(yōu)越性。經(jīng)過仿真后，驗(yàn)證設(shè)計(jì)是成功的, 達(dá)到預(yù)期結(jié)果。同時(shí)這種方法設(shè)計(jì)的數(shù)字電子系統(tǒng)可移植性強(qiáng)、可更改性好。如果需要的頻率測量范圍需要擴(kuò)
關(guān)鍵字： FPGA 發(fā)電機(jī)組測量計(jì) 頻率

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx, Inc.)近日推出一款全新的消費(fèi)視頻增強(qiáng)參考設(shè)計(jì)。該款參考設(shè)計(jì)基于一個(gè)低成本的Xilinx Spartan現(xiàn)場可編程邏輯門陣列(FPGA) 并結(jié)合先進(jìn)的數(shù)字視頻算法，可大大加快高清數(shù)字電視的“即插即用”的設(shè)計(jì)步伐。　　該款參考設(shè)計(jì)是賽靈思與世界著名的數(shù)字處理IC與IP廠商Vestek 電子研發(fā)公司共同開發(fā)的成果。隨著這款現(xiàn)成的、功能完整的設(shè)計(jì)解決方案的供貨上市，數(shù)字電視OEM廠商在大批量市場中可以更加輕松地利用圖像質(zhì)
關(guān)鍵字： Xilinx Spartan FPGA