cpld／fpga 文章 進入cpld／fpga技術(shù)社區(qū)
脈沖壓縮技術(shù)簡介及其基于FPGA的設(shè)計
- 脈沖壓縮技術(shù)是指對雷達發(fā)射的寬脈沖信號進行調(diào)制(如線性調(diào)頻、非線性調(diào)頻、相位編碼)，并在接收端對回波寬脈沖信號進行脈沖壓縮處理后得到窄脈沖的實現(xiàn)過程。脈沖壓縮有效地解決了雷達作用距離與距離分辨率之間的矛盾，可以在保證雷達在一定作用距離下提高距離分辨率。 線性調(diào)頻信號的脈沖壓縮 脈沖壓縮的過程是通過對接收信號s(t)與匹配濾波器的脈沖響應(yīng)h(t)求卷積的方法實現(xiàn)的。而處理數(shù)字信號時，脈壓過程是通過對回波序列s(n)與匹配濾波器的脈沖響應(yīng)序列h(n)求卷積來實現(xiàn)的。匹配濾波器的輸出為：
- 關(guān)鍵字： 脈沖壓縮技術(shù) FPGA
你應(yīng)該知道點高速GTX技術(shù)
- eSATA接口只有幾根線為什么那么快?連上網(wǎng)線顯示的1Gbps是不是很令人興奮!沒錯他們都用了高速GTX技術(shù)，GTX全稱為Gigabit?Transceiver即吉bit收發(fā)器，是為了滿足現(xiàn)代數(shù)字處理技術(shù)和計算技術(shù)龐大數(shù)據(jù)的高速、實時的傳輸，目前主要應(yīng)用在片間通信(兩片F(xiàn)PGA之間，F(xiàn)PGA與DSP之間等)、板間通信(電腦主板與交換機，硬盤與主板等)等。傳統(tǒng)的并并行傳輸技術(shù)存在抗干擾能力低，同步能力差，傳輸速率低和信號質(zhì)量差等問題。GTX目前的線速度范圍為1Gbps~12Gbps，有效負載范
- 關(guān)鍵字： GTX FPGA DSP
Altera展示基于Intel 14 nm三柵極工藝的FPGA技術(shù)
- Altera公司日前展示了基于Intel?14?nm三柵極工藝的FPGA技術(shù)。基于14?nm的FPGA測試芯片采用了關(guān)鍵知識產(chǎn)權(quán)(IP)組件——收發(fā)器、混合信號IP以及數(shù)字邏輯，這些組件用在Stratix??10?FPGA和SoC中。Altera與Intel合作開發(fā)了業(yè)界第一款基于FPGA的器件，采用了Intel世界級工藝技術(shù)以及Altera業(yè)界領(lǐng)先的可編程邏輯技術(shù)?！ ltera公司研發(fā)資深副總裁Brad?Howe評論說：“今天的新聞為A
- 關(guān)鍵字： Altera FPGA Intel
基于FPGA的RS232行列式矩陣鍵盤接口設(shè)計
- 一、引言 本方案是用VHDL語言來實現(xiàn)的基于RS232按位串行通信總線的行列式矩陣鍵盤接口電路，具有復(fù)位和串行數(shù)據(jù)的接收與發(fā)送功能，根據(jù)發(fā)光二極管led0-led2的顯示狀態(tài)可判斷芯片的工作情況;實現(xiàn)所有電路功能的程序均是在美國ALTERA公司生產(chǎn)的具有現(xiàn)場可編程功能的芯片EPM7128SLC84-15上調(diào)試通過的。能通過動態(tài)掃描來判有鍵按下、將鍵值轉(zhuǎn)換成對應(yīng)的ASCII碼值，在時鐘脈沖的作用實現(xiàn)串行數(shù)據(jù)的接收與發(fā)送。 二、設(shè)計方案 1.芯片引腳定義 ? ? reset
- 關(guān)鍵字： FPGA RS232
Altera樹立業(yè)界里程碑：展示基于Intel 14 nm三柵極工藝的FPGA技術(shù)
- Altera公司日前展示了基于Intel?14?nm三柵極工藝的FPGA技術(shù)。基于14?nm的FPGA測試芯片采用了關(guān)鍵知識產(chǎn)權(quán)(IP)組件——收發(fā)器、混合信號IP以及數(shù)字邏輯，這些組件用在Stratix??10?FPGA和SoC中。Altera與Intel合作開發(fā)了業(yè)界第一款基于FPGA的器件，采用了Intel世界級工藝技術(shù)以及Altera業(yè)界領(lǐng)先的可編程邏輯技術(shù)。 Altera公司研發(fā)資深副總裁Brad?Howe評論說：“今天的新聞為A
- 關(guān)鍵字： FPGA Altera Intel SoC
一種基于FPGA的多通道高速采樣系統(tǒng)設(shè)計
- 摘要：旋轉(zhuǎn)機械的振動監(jiān)測，對于機械的安全運行和提高設(shè)備利用率有重大意義。利用FPGA的并行處理能力，采用高速可編程FPGA模塊和嵌入式開發(fā)的結(jié)合方式，提出了一種基于FPGA的高速、多通道、同步采樣實現(xiàn)方法。闡述了對于高速AD芯片的控制，硬件的布局布線，以及對于系統(tǒng)的功能要求，進行了軟硬件的設(shè)計和調(diào)試。通過仿真和實驗的結(jié)果表明，對于信號發(fā)生器發(fā)出的高頻率正弦波，上位機上能夠顯示出完好的波形，即基于FPGA的采樣設(shè)計能夠達到多通道，高速采樣的要求，可以實現(xiàn)對高速旋轉(zhuǎn)機械振動的實時監(jiān)測。 0 引言 大型旋轉(zhuǎn)
- 關(guān)鍵字： FPGA EP3C25Q240
超聲波瓶體厚度檢測及其材料分類的研究，保障公共安全
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： 超聲波 瓶體厚度檢測 FPGA 人工神經(jīng)網(wǎng)絡(luò)算法
基于FPGA的行人檢測系統(tǒng)設(shè)計，實現(xiàn)智能視頻監(jiān)控
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： FPGA 行人檢測 背景建模 多尺度檢測 Adaboost算法
基于ARM+FPGA的視頻采集處理系統(tǒng)設(shè)計
- 摘要：設(shè)計了一種可進行實時視頻采集、壓縮和傳輸?shù)囊曨l采集處理系統(tǒng)。該系統(tǒng)充分結(jié)合FPGA和ARM的硬件優(yōu)勢，實現(xiàn)了設(shè)備接口和視頻信號處理的全數(shù)字化，易與信號處理新技術(shù)相結(jié)合，系統(tǒng)結(jié)構(gòu)緊湊，體積小巧、響應(yīng)快速;基于FPGA的前端處理更增加了圖像處理算法升級的靈活性，適用于工業(yè)遠程監(jiān)控等多種場合。 關(guān)鍵詞：圖像傳感器;FPGA;視頻壓縮;ARM;以太網(wǎng) Abstract: To collect data in high speed and be simple in the structure, a Vid
- 關(guān)鍵字： ARM FPGA
cpld／fpga介紹
您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473