EEPW首頁(yè) >>
主題列表 >>
cpld／fpga
cpld／fpga 文章 進(jìn)入cpld／fpga技術(shù)社區(qū)
裝入CPLD/FPGA的步進(jìn)電機(jī)運(yùn)動(dòng)控制器與驅(qū)動(dòng)器
- 本設(shè)計(jì)實(shí)例進(jìn)一步拓展了以前將步進(jìn)電機(jī)驅(qū)動(dòng)器集成到CPLD中的設(shè)計(jì)（參考文獻(xiàn)1）。本實(shí)例不僅集成了驅(qū)動(dòng)器，而且還集成了一個(gè)簡(jiǎn)單的單軸步進(jìn)電機(jī)運(yùn)動(dòng)控制器。根據(jù)CPLD大小，可以將多個(gè)運(yùn)動(dòng)控制器設(shè)計(jì)到單一設(shè)備中。例如
- 關(guān)鍵字： 控制器 驅(qū)動(dòng)器 運(yùn)動(dòng) 電機(jī) CPLD/FPGA 步進(jìn) 裝入
利用FPGA解決TMS320C54K與SDRAM的接口問(wèn)題
- 在DSP應(yīng)用系統(tǒng)中，需要大量外擴(kuò)存儲(chǔ)器的情況經(jīng)常遇到。例如，在數(shù)碼相機(jī)和攝像機(jī)中，為了將現(xiàn)場(chǎng)拍攝的諸多圖...
- 關(guān)鍵字： FPGA TMS320C54K SDRAM
基于AXI總線的MicroBlaze雙核SoPC系統(tǒng)設(shè)計(jì)
- 目的是利用嵌入在Xilinx FPGA中的MicroBlaze核實(shí)現(xiàn)基于AXI總線的雙核嵌入式系統(tǒng)設(shè)計(jì)以及共享實(shí)現(xiàn)LED燈的時(shí)控。對(duì)于共享實(shí)現(xiàn)LED燈時(shí)控的方法是通過(guò)在兩個(gè)低速總線之間加入一個(gè)axi2axi_connector實(shí)現(xiàn)axilite總線上的slave共享。對(duì)于實(shí)現(xiàn)雙核之間的通信主要方法是利用mailbox和mutex完成核間通信。硬件平臺(tái)采用的是Xilinx FPGA Spartan -6 Atlys板，軟件平臺(tái)是Xilinx EDK，主要使用的是XPS(硬件設(shè)計(jì))和SDK(軟件設(shè)計(jì))，開(kāi)發(fā)出
- 關(guān)鍵字： Xilinx FPGA AXI 201201
基于FPGA技術(shù)的智能導(dǎo)盲犬方案設(shè)計(jì)
- 基于FPGA技術(shù)的智能導(dǎo)盲犬方案設(shè)計(jì),眾所周知眼晴是“心靈之窗”，而對(duì)于突然失去或從未擁有過(guò)“心靈之窗”的盲人來(lái)說(shuō)，生活上的困難與心理上的痛苦是可想而知的。他們的衣食住行存在諸多不便，而在出行與人際交往中遇到的困難更加
- 關(guān)鍵字： 方案設(shè)計(jì) 智能 技術(shù) FPGA 基于
Cyclone III FPGA技術(shù)在高清晰LCD HDTV中的應(yīng)用
- Cyclone III FPGA技術(shù)在高清晰LCD HDTV中的應(yīng)用,當(dāng)今的液晶顯示(LCD) 技術(shù)在高清晰電視(HDTV) 領(lǐng)域得到了廣泛應(yīng)用，其挑戰(zhàn)在于如何獲得更高的分辨率，實(shí)現(xiàn)更快的數(shù)據(jù)速率。提高數(shù)據(jù)速率需要專(zhuān)業(yè)圖像處理算法來(lái)支持快速移動(dòng)的視頻。業(yè)界遇到的主要問(wèn)題是：怎樣實(shí)現(xiàn)這
- 關(guān)鍵字： LCD HDTV 應(yīng)用 高清晰 技術(shù) III FPGA Cyclone
賽靈思發(fā)布嵌入式FPGA程序員雙認(rèn)證
- 可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思(Xilinx, Inc.; NASDAQ: XLNX)在上海市職業(yè)技能鑒定中心的支持下，針對(duì)雙方聯(lián)合打造的計(jì)算機(jī)程序員(嵌入式FPGA方向)(三級(jí))雙認(rèn)證項(xiàng)目，在市北高新技術(shù)服務(wù)業(yè)園區(qū)舉行了主題為“FPGA加速中國(guó)‘智’造，擁抱嵌入式計(jì)算新紀(jì)元”的新聞發(fā)布會(huì)。該項(xiàng)目將國(guó)家證書(shū)的權(quán)威性與FPGA發(fā)明者美國(guó)賽靈思公司的嵌入式計(jì)算平臺(tái)的前瞻性完美結(jié)合，開(kāi)辟了嵌入式計(jì)算創(chuàng)新型人才培訓(xùn)的嶄新模式。
- 關(guān)鍵字： Xilinx FPGA
DSP和FPGA在衛(wèi)星測(cè)控多波束系統(tǒng)設(shè)計(jì)的應(yīng)用
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： DSP FPGA 衛(wèi)星測(cè)控 多波束系統(tǒng)
基于DSP CPLD信號(hào)采集系統(tǒng)通訊接口設(shè)計(jì)
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： DSP 信號(hào)采集系統(tǒng) CPLD
基于FPGA助力高端存儲(chǔ)器接口設(shè)計(jì)
- 高性能系統(tǒng)設(shè)計(jì)師在滿(mǎn)足關(guān)鍵時(shí)序余量的同時(shí)要力爭(zhēng)獲得更高性能，而存儲(chǔ)器接口設(shè)計(jì)則是一項(xiàng)艱巨挑戰(zhàn)。雙倍...
- 關(guān)鍵字： FPGA 高端存儲(chǔ)器接口
cpld／fpga介紹
您好，目前還沒(méi)有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473