EEPW首頁(yè) >>
主題列表 >>
cpld／fpga
cpld／fpga 文章 進(jìn)入cpld／fpga技術(shù)社區(qū)
高速狀態(tài)下使用CPLD實(shí)現(xiàn)狀態(tài)機(jī)的辦法
- 本文給出了采用這些技術(shù)的高速環(huán)境狀態(tài)機(jī)設(shè)計(jì)的規(guī)范及分析方法和優(yōu)化方法，并給出了相應(yīng)的示例。為了使FPGA或CPLD中的狀態(tài)機(jī)設(shè)計(jì)滿足高速環(huán)境要求，設(shè)計(jì)工程師需要認(rèn)識(shí)到以下幾點(diǎn)：寄存器資源和邏輯資源已經(jīng)不是問(wèn)題
- 關(guān)鍵字： CPLD
FPGA入門(mén)知識(shí)
- 目前以硬件描述語(yǔ)言(Verilog 或 VHDL)所完成的電路設(shè)計(jì)，可以經(jīng)過(guò)簡(jiǎn)單的綜合與布局，快速的燒錄至 FPGA 上進(jìn)行測(cè)試，是現(xiàn)代 IC 設(shè)計(jì)驗(yàn)證的技術(shù)主流。這些可編輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的邏輯門(mén)電路(比如AND、OR、XOR、NOT)或者更復(fù)雜一些的組合功能比如解碼器或數(shù)學(xué)方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器(Flip-flop)或者其他更加完整的記憶塊。
- 關(guān)鍵字： 賽靈思 FPGA Verilog
Xilinx公司介紹
- Xilinx(賽靈思)是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷(xiāo)售范圍廣泛的高級(jí)集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級(jí)功能的IP(Intellectual Property)核?？蛻羰褂肵ilinx及其合作伙伴的自動(dòng)化軟件工具和IP核對(duì)器件進(jìn)行編程，從而完成特定的邏輯操作。Xilinx公司成立于 1984年，Xilinx首創(chuàng)了現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)這一創(chuàng)新性的技術(shù)，并于1985年首次推出商業(yè)化產(chǎn)品。
- 關(guān)鍵字： Xilinx 半導(dǎo)體 CPLD
調(diào)試FPGA硬件系統(tǒng)的一般步驟方法
- 在調(diào)試FPGA電路時(shí)要遵循一定的原則和技巧，才能減少調(diào)試時(shí)間，避免誤操作損壞電路。一般情況下，可以參考以下步驟進(jìn)行FPGA硬件系統(tǒng)的調(diào)試。
（1）首先在焊接硬件電路時(shí)，只焊接電源部分。使用萬(wàn)用表進(jìn)行測(cè)試，排除電 - 關(guān)鍵字： FPGA 調(diào)試 硬件系統(tǒng) 方法
基于SD卡的Virtex FPGA 配置方案
- 本文首先簡(jiǎn)略介紹了幾種當(dāng)前對(duì)Virtex 系列FPGA 進(jìn)行配置的方式和其不足之處， 在此基礎(chǔ)上提出了一種使用微處理器讀取SD 卡中的配置數(shù)據(jù)，并通過(guò)SELECTMAP 接口 對(duì)FPGA 進(jìn)行配置的方案，并輔以電路圖和工作流程圖，以及配置數(shù)據(jù)在SD 卡中的存儲(chǔ)方 式進(jìn)行說(shuō)明。采用此配置方案可以使產(chǎn)品更新只涉及到修改SD 卡中的數(shù)據(jù)，方便靈活，有 利于降低大規(guī)模產(chǎn)品升級(jí)時(shí)的成本，適用于通信、工控等多個(gè)領(lǐng)域。
- 關(guān)鍵字： Virtex FPGA SD卡 方案
基于FPGA的SPI4.2接口設(shè)計(jì)
- 1．引言SPI-4.2（System Packet Interface）是 OIF（Optical Internetworking Forum）定義的局部高速總線標(biāo)準(zhǔn)，用于 PHY層芯片到鏈路層芯片的 10Gbps信號(hào)傳輸。主要應(yīng)用有 OC-192 ATM、Packet over SONET/SDH（POS）
- 關(guān)鍵字： FPGA 4.2 SPI 接口設(shè)計(jì)
萊迪思發(fā)布新款LATTICE DIAMOND設(shè)計(jì)軟件
- 萊迪思半導(dǎo)體公司今日宣布發(fā)布Lattice Diamond設(shè)計(jì)軟件的1.4版本，這是適用于萊迪思FPGA產(chǎn)品的設(shè)計(jì)環(huán)境。Lattice Diamond 1.4軟件的用戶將得益于幾大實(shí)用的增強(qiáng)功能，使得FPGA設(shè)計(jì)探索更容易并且縮短產(chǎn)品上市時(shí)間。
- 關(guān)鍵字： 萊迪思 FPGA Lattice Diamond 1.4
cpld／fpga介紹
您好，目前還沒(méi)有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。 創(chuàng)建詞條
cpld／fpga電路
cpld／fpga相關(guān)帖子
cpld／fpga資料下載
cpld／fpga專(zhuān)欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473