色婷婷AⅤ一区二区三区|亚洲精品第一国产综合亚AV|久久精品官方网视频|日本28视频香蕉

          首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
          EEPW首頁(yè) >> 主題列表 >> cpld/fpga

          基于FPGA的防盜定位追蹤系統(tǒng)

          • 1 系統(tǒng)方案  GSM(Global System for Mobile Communications)為全球移動(dòng)通訊系統(tǒng),是一種起源于歐洲的移動(dòng)通信技術(shù)標(biāo)準(zhǔn),其開發(fā)目的是讓全球各地可以共同使用一個(gè)移動(dòng)電話網(wǎng)絡(luò)標(biāo)準(zhǔn),讓用戶使用一部手機(jī)就能行遍全球
          • 關(guān)鍵字: FPGA  防盜  定位追蹤  系統(tǒng)    

          基于FPGA的提取位同步時(shí)鐘DPLL設(shè)計(jì)

          • 在數(shù)字通信系統(tǒng)中,同步技術(shù)是非常重要的,而位同步是最基本的同步。位同步時(shí)鐘信號(hào)不僅用于監(jiān)測(cè)輸入碼元信號(hào),確保收發(fā)同步,而且在獲取幀同步及對(duì)接收的數(shù)字碼元進(jìn)行各種處理的過程中也為系統(tǒng)提供了一個(gè)基準(zhǔn)
          • 關(guān)鍵字: FPGA  DPLL  位同步時(shí)鐘    

          FPGA中SPI復(fù)用配置的編程方法

          • FPGA中SPI復(fù)用配置的編程方法, SPI(Serial Peripheral Interface,串行外圍設(shè)備接口)是一種高速、全雙工、同步的通信總線,在芯片的引腳上只占用4根線,不僅節(jié)約了芯片的引腳,同時(shí)在PCB的布局上還節(jié)省空間。正是出于這種簡(jiǎn)單、易用的特性,
          • 關(guān)鍵字: 編程  方法  配置  復(fù)用  SPI  FPGA  

          FPGA的時(shí)鐘頻率同步設(shè)計(jì)

          • FPGA的時(shí)鐘頻率同步設(shè)計(jì),引 言
            網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來運(yùn)動(dòng)控制的發(fā)展趨勢(shì),隨著高速加工技術(shù)的發(fā)展,對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的時(shí)間同步精度提出了更高的要求。如造紙機(jī)械,運(yùn)行速度為1 500~1 800m/min,同步運(yùn)行的電機(jī)之間1μs的時(shí)間同步誤差將
          • 關(guān)鍵字: 設(shè)計(jì)  同步  頻率  時(shí)鐘  FPGA  

          DSP與CPLD的 輸電線路局部氣象監(jiān)測(cè)裝置設(shè)計(jì)

          • DSP與CPLD的 輸電線路局部氣象監(jiān)測(cè)裝置設(shè)計(jì),1 概 述
            輸電線路的狀態(tài)直接決定著整個(gè)電網(wǎng)的安全穩(wěn)定運(yùn)行,輸電線路微氣象參數(shù)的實(shí)時(shí)監(jiān)測(cè)能夠?yàn)殡娋W(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測(cè)和控制提供必要的現(xiàn)場(chǎng)信息。輸電線路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定
          • 關(guān)鍵字: 監(jiān)測(cè)  裝置  設(shè)計(jì)  氣象  局部  CPLD  輸電  線路  DSP  

          FPGA單芯片四核二乘二取二的安全系統(tǒng)

          • FPGA單芯片四核二乘二取二的安全系統(tǒng),引 言
            二乘二取二系統(tǒng)的兩套計(jì)算機(jī)系統(tǒng)各有兩個(gè)CPU,并且所有結(jié)構(gòu)和配件完全相同。兩套系統(tǒng)之間采取雙機(jī)熱備份,大幅提高了系統(tǒng)可靠性,在一些領(lǐng)域得到了廣泛應(yīng)用。基于二乘二取二容錯(cuò)結(jié)構(gòu)的計(jì)算機(jī)聯(lián)鎖系統(tǒng)在國(guó)
          • 關(guān)鍵字: 系統(tǒng)  安全  單芯片  FPGA  

          通過USB接口實(shí)現(xiàn)FPGA的SelectMap配置

          • 1.引言
            FPGA器件結(jié)合了 ASIC的高性能和微處理器的靈活,不僅擁有豐富的邏輯資源,而且可以進(jìn)行方便靈活的配置。主動(dòng)配置方式盡管配置速度快、實(shí)現(xiàn)簡(jiǎn)單,但并未發(fā)揮 FPGA配置靈活的特點(diǎn),適合于 FPGA用作單一應(yīng)用的場(chǎng)
          • 關(guān)鍵字: SelectMap  FPGA  USB  接口    

          一種基于FPGA的AGWN信號(hào)生成器的設(shè)計(jì)

          • 在通信系統(tǒng)中分析計(jì)算系統(tǒng)抗噪聲性能時(shí),經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AG...
          • 關(guān)鍵字: FPGA  AGWN  信號(hào)生成器  

          利用P89C669的23 b的線性地址并采用CPLD外部擴(kuò)展設(shè)備

          • P89C669是PHILIPS半導(dǎo)體一款51MX(存儲(chǔ)器擴(kuò)展)內(nèi)核的微處理器,其指令執(zhí)行速度2倍于標(biāo)準(zhǔn)的80C51器件,線性地址經(jīng)擴(kuò)展后可支持高達(dá)8 MB的程序存儲(chǔ)器和8 MB的數(shù)據(jù)存儲(chǔ)器,這是他相對(duì)于標(biāo)準(zhǔn)51內(nèi)核的最大優(yōu)點(diǎn)。目前的單片
          • 關(guān)鍵字: 外部  擴(kuò)展  設(shè)備  CPLD  采用  P89C669  線性  地址  利用  

          基于FPGA的數(shù)據(jù)采集控制模塊設(shè)計(jì)

          • 0 引 言
            數(shù)據(jù)采集和控制系統(tǒng)是對(duì)生產(chǎn)過程或科學(xué)實(shí)驗(yàn)中各種物理量進(jìn)行實(shí)時(shí)采集、測(cè)試和反饋控制的閉環(huán)控制,它在工業(yè)控制、軍事電子設(shè)備、醫(yī)學(xué)監(jiān)護(hù)等許多領(lǐng)域發(fā)揮著重要作用。其中,數(shù)據(jù)采集部分尤為重要,而傳統(tǒng)
          • 關(guān)鍵字: FPGA  數(shù)據(jù)  采集控制  模塊設(shè)計(jì)    

          基于FPGA的級(jí)聯(lián)結(jié)構(gòu)FFT處理器的優(yōu)化設(shè)計(jì)

          • 0 引 言
            數(shù)字信號(hào)處理主要研究采用數(shù)字序列或符號(hào)序列表示信號(hào),并用數(shù)字計(jì)算方法對(duì)這些序列進(jìn)行處理,以便把信號(hào)變換成符合某種需要的形式。在現(xiàn)代數(shù)字信號(hào)處理中,最常用的變換方法就是離散傅里葉變換(DFT),
          • 關(guān)鍵字: FPGA  FFT  級(jí)聯(lián)  處理器    

          基于改進(jìn)型二步索引算法OSD電路的FPGA實(shí)現(xiàn)

          • 基于改進(jìn)型二步索引算法OSD電路的FPGA實(shí)現(xiàn), 0 引 言 OSD(on screen display),即在屏顯示系統(tǒng),是實(shí)現(xiàn)人機(jī)界面交互的基礎(chǔ),在視頻處理SOC中作為重要功能模塊有著廣泛的應(yīng)用。 基于SOC技術(shù)的模塊化設(shè)計(jì)要求各功能模塊盡可能小地占用電路資源,以滿足芯片系統(tǒng)
          • 關(guān)鍵字: 電路  FPGA  實(shí)現(xiàn)  OSD  算法  改進(jìn)型  索引  基于  FPGA  

          應(yīng)用于晶體管圖示儀的CPLD控制器設(shè)計(jì)

          • 晶體管圖示儀是電路設(shè)計(jì)中常用的電子儀器,它能夠顯示晶體管的輸入特性、輸出特性和轉(zhuǎn)移特性等多種曲線和參數(shù)。它不僅可以測(cè)量晶體二極管和三極管,還可以測(cè)量場(chǎng)效應(yīng)管、隧道二極管、單結(jié)晶體管、可控硅和光耦
          • 關(guān)鍵字: CPLD  應(yīng)用于  晶體管  圖示儀    

          對(duì)基于FPGA的作戰(zhàn)系統(tǒng)時(shí)統(tǒng)的研究與設(shè)計(jì)

          • O引言作戰(zhàn)系統(tǒng)時(shí)間的統(tǒng)一同步(時(shí)統(tǒng))的重要性越來越得到重視,只有保證整個(gè)系統(tǒng)處在同一時(shí)間的基準(zhǔn)...
          • 關(guān)鍵字: FPGA  作戰(zhàn)系統(tǒng)  時(shí)統(tǒng)  

          追新逐熱還是腳踏實(shí)地?跟上技術(shù)發(fā)展的步伐

          •   我真的需要那種技術(shù)嗎?我現(xiàn)在應(yīng)該購(gòu)買嗎?如果我不購(gòu)買,是不是就會(huì)處于劣勢(shì)?我會(huì)不會(huì)因?yàn)樽龀鲥e(cuò)誤的決定而出局?即便不想成為先行者,同行的壓力與技術(shù)變化的速度,也會(huì)使我們不斷面對(duì)類似的更多問題。最終,我們還是得想辦法回到正確的技術(shù)軌道上來。   研究、保持使用最新技術(shù)以及直覺,都將有助于縮小這些決定的范圍,不過最終還是得在冒險(xiǎn)一試與放棄之間做出選擇。即使有些不情愿或者也許有點(diǎn)晚,我們?nèi)匀粨碜o(hù)變革。   在消費(fèi)類電子產(chǎn)品前沿,事情并不總是那么順理成章的。無(wú)論行業(yè)評(píng)論員的權(quán)威意見是什么,也不管他們給予怎樣
          • 關(guān)鍵字: Altium  FPGA  設(shè)計(jì)工具  
          共7000條 364/467 |‹ « 362 363 364 365 366 367 368 369 370 371 » ›|

          cpld/fpga介紹

          您好,目前還沒有人創(chuàng)建詞條cpld/fpga!
          歡迎您創(chuàng)建該詞條,闡述對(duì)cpld/fpga的理解,并與今后在此搜索cpld/fpga的朋友們分享。    創(chuàng)建詞條

          熱門主題

          樹莓派    linux   
          關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
          Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
          《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
          備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473